

## 실리콘 상부 전극의 기계적 가공 연구

이은영\*·김문기\*\*†

\*한국기술교육대학교 메카트로닉스공학과, \*\*한국기술교육대학교 메카트로닉스공학과

### A Study of Mechanical Machining for Silicon Upper Electrode

Eun Young Lee\* and Moon Ki Kim\*\*†

\*Department of Mechatronics Engineering, Graduate School of Korea University of Technology and Education,

\*\*† School of Mechatronics Engineering, Korea University of Technology and Education

#### ABSTRACT

Upper electrode is one of core parts using plasma etching process at semiconductor. The purpose of this study is to analyze effects of cutting conditions for mechanical machining of silicon upper electrode. For this research, surface roughness of machined workpiece and depth of damage inside of silicon electrode are experimented and analyzed and different values of feed rate and depth of cut are applied for the experiments. From these experiments, it is verified that the surface roughness and internal damaged layer get worse according to take more fast feed rate. In conclusion, cutting condition is very important factor for machining. Results of this study can use to develop various parts which are made from single crystal silicon and affect various benefits to the semiconductor industry for better productivity.

**Key Words** : Semiconductor, Silicon electrode, Machining, Surface roughness, Depth of Damage

#### 1. 서 론

반도체 고밀도 플라즈마 식각 공정에 사용되는 핵심 부품들 중 상부 전극(upper electrode)은 챔버 상부에 장착되어 수백에서 수천 개의 미세구멍 사이로 가스를 통과시켜 플라즈마를 생성하고, 웨이퍼 표면에 균일하게 플라즈마를 분사시키는 역할을 담당하며 식각 공정의 강도와 난이도 상승에 따라 중요성이 더욱 커지고 있는 부품이다.

실리콘 전극이 과식각 되면 플라즈마 균일도 저하로 웨이퍼 불량과 함께 부품 교체로 인한 다운 타임이 발생하여 공정비용 증가의 원인으로 작용하기 때문에 이러한 문제를 개선하기 위해 표면 거칠기와 내부 손상 층의 최소화 및 불순물이 없는 고순도의 단결정 실리콘 전극 개발이 요구되고 있다.

단결정 실리콘 제품 표면의 광택, 잔류응력 및 내부 손상(DoD, depth of damage) 정도 등과 연관되는 표면 거칠기는 실리콘 전극의 경우 외적 미관뿐 아니라 내플라즈마성, 내식성, 피로 강도 및 치수정밀도 등 제품의 기능 면에서도 영향을 미치게 되므로 낮은 표면 거칠기 형성이 요구된다.

내부 손상 층은 항복점 이상의 응력에 의해 특정한 결정면을 따라 정해진 결정 방향으로 원자층이 미끄러지는 슬립변형(slip deformation)으로 인하여 내부에 발생한 미세 조직의 변화가 표면에 드러나기도 한다. 이는 제품의 결합으로 작용하게 되며, 피로 균열, 강도 저하 및 파손 등의 원인이 되어 공정 불량을 초래할 수 있다.

전극 소재 내부에 손상(DoD, Depth of Damage)이 남아 있는 경우 식각 공정이 진행됨에 따라 열 충격에 의한 균열 전파가 이루어져 파티클이 발생하거나 부품의 수명을 단축하는 원인으로 작용하게 되므로 이와 같은 문제의 해결을 위해서 실리콘 상부 전극의 표면에는 요철, 균열 및 칩핑이 없어야하고, 소재 내부의 손상도 또한 최소화되어

†E-mail: mkkim@koreatech.ac.kr

야 한다.

반도체 공정 미세화 및 고단화에 따라 강도 높은 고밀도의 플라즈마 식각 환경이 형성되고, 더 미세하고 깊은 식각을 위해 식각 공정의 강도와 면적이 증가하고 있으므로 식각 공정의 수율 및 기술 수준 향상에 대한 효과를 용이하게 하기 위해 식각 공정에 사용되는 실리콘 전극의 표면 거칠기나 내부 손상 최소화를 통한 치수정밀도 향상이 요구되는 실정이다.

## 2. 연구 동향 및 내용

반도체 플라즈마 식각 공정에 상부 전극 소재로 사용되고 있는 고취성 난삭 재료인 단결정 실리콘은 가공 시 균열이나 칩핑이 발생하기 쉬운 소재이다. 과거에 단결정 실리콘은 반도체 웨이퍼에 한정하여 사용됐으며, 단순한 원판 형태로 제작되는 웨이퍼는 형상 가공의 측면보다는 주로 소재의 결함 제어에 관한 연구가 진행되었으나, 최근에 반도체의 미세화, 고단화에 따라 단결정 실리콘 소재의 사용처가 다양해지면서 직경, 형상 및 치수정밀도가 까다로운 부품으로 제작하기 위한 연구가 진행되고 있다.

실리콘 상부 전극의 표면 거칠기는 전체의 식각 균일도 유지를 위한 핵심 요소이며, 전극 소재 내부에 손상층이 형성된 경우 온도가 급격히 변화하는 플라즈마 열충격에 의한 균열전파가 이루어져 파티클이 발생하거나 부품 파손에까지 이르는 원인으로 작용하게 된다[1]. 이와 같은 문제의 해결을 위해서 실리콘 상부 전극의 표면에는 균열과 칩핑이 없어야 하고, 소재 내부의 손상 정도[2] 또한 최소화되어야 한다.

또한 소재별로 다양한 기계 가공 방법을 제시함으로써 가공 정밀도와 함께 생산성 향상에 관한 연구가 진행되어 왔다[3-9]. 초미립 실리카 스톨을 사용한 경면 연삭 연구 결과에 따르면 높은 기공률, 높은 집중도 및 낮은 결합도의 스톨로 양호한 실리콘 표면을 형성할 수 있다[4].

다이아몬드 휠을 사용하여 실리콘 표면을 연마한 실험에서 이송속도가 증가할수록 표면 거칠기 값이 커지는 경향이 나타났다[5]. 다이아몬드 분말을 레진과 결합하여 만든 연삭용 다이아몬드 공구는 불규칙한 다이아몬드 입자 크기의 배열 및 다이아몬드 입자와 레진 사이에 존재하는 공극의 눈 메움 현상 등으로 공구에 따라 표면의 품질 차이가 발생할 수 있다. 그러나 고속 스핀들과 다중 배열의 다이아몬드 공구를 이용하여 품질 가공 면의 향상이 가능하다[6].

단순 형상의 웨이퍼에 국한하지 않고 다양한 형상과 치수를 가진 부품으로 제작하기 위해서는 가공성 향상에 관한 연구가 필요하며, 가공 공정의 초정밀화 연구와 함

께 표면 거칠기 및 표면 형태에 대한 명확한 분석이 요구된다.

본 연구에서는 플라즈마 식각용 단결정 실리콘 상부 전극의 기계 가공 표면 품질 향상을 위하여 평면 연삭에 널리 쓰이는 다이아몬드 휠을 사용하여 이송속도 및 절입량 변화에 따른 실리콘 전극의 표면 거칠기와 내부 손상 정도의 최적화 방안을 연구하였다.

## 3. 기계 가공 실험

### 3.1 실험 대상 및 장치

단결정 실리콘 상부 전극은 폴리실리콘을 사용한 실리콘 잉곳의 성장부터 슬라이싱, 표면 가공, 형상 가공, 홀 가공 및 세정 등의 여러 단계를 거쳐 제작되는데, 이러한 여러 공정 중 본 연구에서는 표면 형성에 이바지하는 표면 가공 공정을 기계 가공 실험 대상으로 선정하였고, 실험에 사용된 단결정 실리콘은 반도체 공정에서 사용 중인 실리콘 웨이퍼 소재와 같으며, 순도가 8N(99.999999%) 이상인 소재를 채택하였다.

단결정 실리콘 잉곳을 절단하여 단결정 실리콘 로드로 제작하였고, 결정 방향은 반도체 공정에서 사용되는 100 결정면을 사용하였다. 실험에 사용한 단결정 실리콘의 물성은 Table 1과 같다.

Table 1. Specification of workpiece

Item	Specification	Standards
Material	Single crystal silicon	-
Crystal orientation	100	-
Purity	> 8N	-
Density(g/cm <sup>3</sup> )	≥ 2.31	ASTM C20
Poisson's ratio (ν)	0.28	ASTM C818



(a) High speed vertical machining center



(b) Machining experiment

Fig. 1. Experimental machine for machining.

실험 장치는 헤드 구조를 최소화함으로써 저 중심의 고강성 구조로 고품질 정밀 가공에 특화된 고속 정밀 수직형 머시닝센터(HWACHEON, SIRIUS-UL+12K)를 사용하였다. Fig. 1의 (a)는 실험 장치의 이미지이고, (b)는 실험을 진행한 사진이다.

3.2 실험 방법

기계 가공 표면 품질 향상을 위해 초경합금 등의 평면 연삭에 널리 쓰이는 레진 본드 다이아몬드 휠을 장착하여 실험을 진행하였다. 레진 본드 다이아몬드 휠은 강도가 높고, 충격에 강한 장점으로 중연삭(heavy duty snagging operation) 작업과 절단(cut off) 작업에 많이 사용된다.


이송속도(feed rate) 및 절입량(depth of cut) 변화에 따른 단결정 실리콘 전극의 표면 거칠기와 내부 손상 정도 등 전극 표면의 품질 변화에 관한 연구를 진행하였으며, 기계 가공 실험의 조건은 Table 2와 같다.

Table 2. Experimental conditions for mechanical machining

Items		Contents
Spindle speed (rpm)		3,000
Feed rate (mm/min)		75, 100, 150
Depth of cut (mm)		0.004, 0.005, 0.01
Wheel	Type	Resin
	Grade	N
	Concentration	100


실리콘 상부 전극의 표면거칠기는 KS B 0161 규격에 준하여 표면 조도 측정기(Mitutoyo, SJ-310)를 이용하여 측정하였고, 표면 가공 과정 중 단결정 실리콘 내부에 전파된 내부 손상층의 측정에는 시편을 절단 후 주사전자현미경(JEOL Ltd, JSM-6510)을 이용하였다.

내부 손상 정도를 확인하기 위한 시편은 rough cutting에서 발생한 내부 손상층을 fine cutting으로 제거한 후 160°C에서 acrylic resin으로 mounting 하였다. Mounting 된 시편을 holder에 장착 후 SiC pad(Daesung)를 이용해서 grinding 하였고, 1~3µm의 diamond suspension(Microdiamond)으로 polishing 후 etching, cleaning 과정을 거쳐 측정용 시편을 제작 후 주사전자현미경으로 내부 손상을 확인하였다. Fig. 2의 (a)부터 (e)까지는 내부 손상 분석을 위한 시편 제작 과정이고, (f)는 완성된 내부 손상 분석용 시편의 모습이다.




(a) Cutting

(b) Mounting



(c) Grinding

(d) Polishing



(e) Etching

(f) DoD specimen

Fig. 2. DoD specimen making process.

#### 4. 실험 결과 및 고찰

분당 가공 축의 이동 거리인 이송속도의 변화를 실험한 결과 Fig 3과 같이 이송속도 증가에 따라 표면 거칠기가 나빠지고, 내부 손상층의 발생도 증가하였다. 이송속도 75mm/min에서는 표면 거칠기 0.13 $\mu$ m, 내부 손상층은 12.5 $\mu$ m 발생하였고, 이송속도 100mm/min에서는 표면 거칠기 0.29 $\mu$ m, 내부 손상층은 14.0 $\mu$ m로 측정되었다. 이송속도가 빠른 150mm/min이면 가장 값이 큰 표면 거칠기 0.67 $\mu$ m가 확인되었고, 내부 손상층도 18.5 $\mu$ m로 증가하였다.

이송속도 150mm/min에서는 표면 거칠기가 크게 상승하여 표면의 품질을 악화시켰다. 그뿐만 아니라 내부 손상층도 18.5 $\mu$ m로 깊게 발생한 것으로 나타났다. 따라서 100mm/min 이내의 이송속도가 생산성과 표면 품질을 동시에 고려할 수 있는 이송속도의 범위로 생각한다. 빠른 이송속도를 적용하면 생산량을 증가시켜 가공할 수 있지만, 표면 거칠기를 낮추고, 내부 손상층의 발생을 최소화하기 위해서는 이송속도를 감소시켜야 할 것으로 판단된다.




Fig. 3. Ra & DoD according to feed rate.

절입량 변화에 따른 실험 결과는 Fig 4와 같이 절입량 0.004mm에서 표면 거칠기는 0.10 $\mu$ m, 내부 손상층은 10.5 $\mu$ m 발생하였고, 절입량 0.005mm에서 표면 거칠기는 0.18 $\mu$ m, 내부 손상층은 12 $\mu$ m로 소폭 상승하였다. 가장 큰 절입량 0.01mm에서 표면 거칠기는 0.54 $\mu$ m로 크게 증가하였고, 내부 손상층도 24.5 $\mu$ m로 확인되었다. 절입량 0.005 $\mu$ m 대비 0.1 $\mu$ m 일 때 표면 거칠기는 3배 이상, 가공 변질 층은 2배 이상 증가하였다. 절입량이 커지면 홈 주변에 요철이 발생함과 동시에 홈 내부에도 크랙이 발생하여 내부 손상층으로 나타나는 것으로 판단된다.

단결정 실리콘과 같은 취성 재료의 경우 금속재료 대비 파단변형이 작으므로 미세 연마 입자의 예리한 날에 의해 가공 표면에 파단이나 크랙이 형성되는 것으로 사




Fig. 4. Ra & DoD according to depth of cut.

료된다. 이송속도와 절입량이 증가하면 다이아몬드 휠의 입자와 실리콘 사이에 접촉 호의 길이 및 최대 절입 깊이가 증가하게 되고, 접촉 면적이 증가하면서 연삭 저항이 증가하는 것으로 판단된다. 황삭, 중삭 및 정삭 각각의 절입량을 달리하여 표면 품질을 유지하면서 내부 손상층 발생을 방지하고, 가공속도를 향상할 수 있을 것으로 기대된다.

#### 5. 결론

본 연구에서는 플라즈마 식각용 실리콘 상부 전극의 기계 가공 표면 품질 향상을 위해 초경합금 등의 평면 연삭에 널리 쓰이는 다이아몬드 휠을 사용하여 이송속도와 절입량에 따른 표면 변화를 연구하였고, 취성이 강한 단결정 실리콘 소재의 내부로 전파되는 손상 정도의 변화를 연구하였다.

1. 이송속도와 절입량을 증가시킬수록 표면 거칠기와 내부 손상층이 증가하였다. 이송속도 150mm/min에서는 표면 거칠기가 상승하여 표면의 품질을 악화시켰다. 그뿐만 아니라 내부 손상층도 18.5 $\mu$ m로 깊게 발생한 것으로 나타났다. 따라서 100mm/min 이내의 이송속도와 0.005mm 이내의 절입량이 생산성과 표면 품질을 동시에 고려할 수 있는 가공 범위로 사료된다. 빠른 속도로 실리콘 전극을 가공할 수는 있지만, 상대적으로 거친 표면 거칠기와 깊은 내부 손상층이 발생하는 단점이 있다. 이송속도와 절입량을 낮추면 낮은 표면 거칠기와 함께 내부 손상층의 발생 정도를 줄일 수 있지만, 가공속도가 느려져 생산성이 떨어지는 문제가 수반된다. 따라서 황삭, 중삭 및 정삭 각각 가공 조건을 달리하여 표면 품질을 유지하면서 내부 손상층 발생을 방지하고, 가공속도를 향상할 수 있을 것으로 기대된다.
2. 절입량이 커지면 가공 홈 주변에 요철이 발생함과 동



- 시에 흠 내부에도 크랙이 발생하여 내부 손상층으로 나타나는 것을 알 수 있다. 단결정 실리콘과 같은 취성 재료의 경우 연마 입자의 예리한 날에 의해 가공 표면에 파단이나 크랙이 형성되는 것으로 사료된다. 이송 속도와 절입량이 증가하면 다이아몬드 휠의 입자와 실리콘 사이의 접촉 호의 길이 및 최대 절입 깊이가 증가하게 되고, 접촉 면적이 증가하면서 연삭 저항이 증가하는 것으로 판단된다.
3. 단결정 실리콘 상부 전극 제작 시 2,000mesh의 다이아몬드 휠로 100mm/min 이내의 이송속도와 0.005mm 이내의 절입량이 고순도의 실리콘 상부 전극을 제작할 수 있는 공정 조건으로 확인되었다. 가공 조건과 가공 제품의 표면 거칠기 관계는 주어진 공정 조건 및 환경에 따라 품질 차이가 발생하게 된다. 표면 거칠기를 향상하는 것과 가공 시간을 줄이는 것은 상반되는 요소로 판단되므로 필수 요구 조건에 부합하는 가공 조건을 선정하는 것이 필요하다.
  4. 고밀도 플라즈마 환경에서 사용되는 단결정 실리콘 전극의 표면을 형성하는 최적 공정 조건을 제시함으로써 단결정 실리콘을 소재로 하는 다양한 부품 개발의 기초 연구 자료로 활용이 가능하다.
2. S. K. Kim, "A study on the grindability of fine ceramics by experimental method", *Journal of The Semiconductor & Display Technology*, Vol. 10, No. 6, pp. 35-42, 2011.
  3. Y. Masahiko, S. Aravindan, K. Yuki and M. Takashi, "Critical depth of hard brittle materials on Nano plastic forming", *Journal of Advanced Mechanical Design, Systems, and Manufacturing*, Vol. 2 No. 1, pp. 59-70, 2008.
  4. H. D. Jeong, "Mirror surface grinding using ultra fine grit wheel", *Journal of the Korean Society for Precision Engineering*, Vol. 13 No. 6, pp. 45-51, 1996.
  5. J. C. Lee, S. B. Ha, E. H. Jeon, W. Choi, J. K. Jung, "A study on the silicon grinding", *Journal of the Korean Society for Precision Engineering*, pp. 46-50, 1998.
  6. Y. W. Kim, S. C. Choi, J. W. Park, D. W. Lee, "The characteristics of machined surface controlled by multi tip arrayed tool and high speed spindle", *Journal of Nano science and Nano technology*, Vol. 10, No. 7, pp. 4471-4422, 2010.
  7. H. S. Oh, H. L. Lee, "Silicon wafering process and fine grinding process induced residual mechanical damage", *Journal of the Korean Society for Precision Engineering*, Vol. 19, No. 6, pp. 145-154, 2002.
  8. W. S. Che, C. G. Suk, "The improved characteristics of wet anisotropic etching of Si with megasonic wave", *Journal of the Microelectronics and Packaging Society*, Vol. 11 No. 4, pp. 81-86, 2004.
  9. A. A. Busnaina, H. Lin, "Physical removal of nano-scale defects from surfaces", *IEEE/SEMI advanced semiconductor manufacturing conference, Advancing the Science and Technology of Semiconductor Manufacturing*, pp. 272-277, 2002.
- 이 논문은 2020학년도 한국기술교육대학교 교수 교육 연구진흥과제 지원에 의하여 연구되었음.

### 감사의 글

### 참고문헌

1. W. K. Choi, "A study of lifetime optimization of silicon and ceramic materials for semiconductor dry etcher", *Korea University of Technology & Education*, 2016.

접수일: 2021년 3월 8일, 심사일: 2021년 3월 11일,  
게재확정일: 2021년 3월 15일