

## Reactive Sputtered WN<sub>x</sub> Metallization for Self-Aligned Gate GaAs MESFETs

문재경, 양전욱, 이재진, 편광의  
한국전자통신연구원 화합물반도체연구부

### 1. INTRODUCTION

최근 GaAs MESFET(metal-semiconductor field-effect transistors)은 초고주파 집적회로의 핵심 소자로서 각광을 받고 있다. 게이트 형성 공정은 MESFET의 제작에 있어서 가장 중요하며, 특히 self-aligned 게이트 구조의 경우 게이트 리ஸ스 공정 단계가 없이 진행되므로 임계전압( $V_{th}$ :threshold voltage)의 균일도가 우수할 뿐만 아니라 소오스 저항을 줄일 수 있어 고성능의 소자 제작이 가능하다. 이 경우 활성층 형성을 위하여 800 °C 이상의 고온에서 열처리하므로 게이트 금속과 GaAs 반도체 사이의 Schottky 접촉의 고온 안정성과 함께 열팽창 계수 차이에 따른 응력(stress) 발생에 의한 박리 현상이 없는 박막 증착이 필수적이다. 이를 위하여 게이트 금속으로 WSix, WN<sub>x</sub>, TaSix와 같은 내화 금속 화합물을 이용한 연구가 활발히 진행되고 있다.<sup>[1-3]</sup>

본 연구에서는 반응성 DC 스퍼트링법에 의한 WN<sub>x</sub> 박막의 조성에 따른 전기적 특성을 조사하고 이를 이용하여 제작된 MESFET으로 현재 ETRI 갈륨비소 MMICs(Monolithic Microwave Integrated Circuits)에 사용되는 Ti/Pt/Au 게이트 금속을 이용한 recessed 게이트 공정을 대체함으로써 간단하고 임계전압의 균일도가 우수한 E/D (Enhancement /Depletion Mode) MESFET을 제작하고자 한다.

### 2. EXPERIMENTAL

3-inch 갈륨비소 기판상에 Ar/N<sub>2</sub> 혼합기체와 W 타겟 (99.99%)을 이용한 DC 반응성 스퍼트링법으로 WN<sub>x</sub> 박막을 형성하였다. 여기서 x의 값은 유입되는 질소 유량으로 조절이 가능하지만 박막의 응력 문제로 인하여 제한된다. 박막 증착은 background 압력  $3 \times 10^{-8}$  Torr 이하에서 상온에서 진행되었으며, DC 전력은 250W였다. WN<sub>x</sub> 박막을 게이트로 이용하여 이온주입과 활성화, 저항성 접촉의 형성으로 MESFET을 제작하고 특성을 평가하였다. 표 1에 공정 조건을 요약하였다. 소자 제작 후 소오스와 드레인 패드의 저항 감소를 위하여 Ti/Au를 각각 500Å과 4500Å 두께로 진공 증착하였다.

표 1. Summary of process parameters for self-aligned WN<sub>x</sub> gate GaAs MESFETs

n-channel	WN <sub>x</sub> gate	n+ ohmic	n'-LDD layer	Activation	Ohmic 접촉	Passivation
Si, 30 KeV, $4 \times 10^{12}/\text{cm}^2$	3500 Å, Ar:N <sub>2</sub> =9:1	Si, 120 KeV, $3 \times 10^{13}/\text{cm}^2$	Si, 50 KeV, $4 \times 10^{12}/\text{cm}^2$	RTA, 900°C, 30sec, N <sub>2</sub>	AuGe/Ni/Au	SiN <sub>x</sub> , 0.2μm

WN<sub>x</sub> 박막의 미세구조는 SEM(Scanning Electron Microscopy)으로, 조성은 AES(Auger Electron Spectroscopy)로, 면저항( $R_{sh}$ :Sheet Resistance)은 Leihighton 비접촉 면저항 측정기를 이용하였으며, 소자의 전기적 특성은 hp4145B parameter analyzer에 의한 전류-전압 측정을 통하여 평가하였다.

### 3. RESULTS AND DISCUSSION

증착된 WN<sub>x</sub> 박막의 단면과 표면의 미세구조 관찰 결과 평균 입경은 약 130 Å 정도이며, 전형적인 주상정 구조(columnar structure)를 가진다(그림 3). AES 분석 결과 W:N은 93:7의 성분비를 갖는 것으로 평가되었다. 그림 1은 WN<sub>x</sub> 박막의 유입 기체의 분율에 따른 면저항의 변화를 보여준다. 유입 질소의 분율에 따라 박막의 면저항은 증가하며, 분율이 50% 이상될 때는 응력에 의한 박리 현상으로 양질의 박막을 얻을 수 없었다. 그림 2는 10%의 질소 분율에서 증착된

$WN_x$  박막의 3-inch 기판 내의 두께 균일도로, 3% 이하로 우수하며 증착속도는 300 Å/min 이상으로 매우 높게 나타났다.




그림 1. 질소의 혼합율에 따른  $WN_x$  박막의 면적화 변화

3593	3609	3694	3627	
3590	3715	3658	3787	3785
3601	3680	3822	3811	3807
3560	3726	3799	3838	3828
3595	3655	3737	3701	3670
	3561	3573	3625	3536

Average	3677.59 Å
Stddev	94.20 Å
Uniformity	2.56 %
Deposition Rate	306.47 Å/min

그림 2. 3-inch 기판내  $WN_x$  박막의 두께 균일도

그림 4.는 제작된  $WN_x$  게이트 MESFET의 단면 구조로 전형적인 self-aligned LDD 구조를 가진다. 게이트 길이  $L_g$ 는 0.8  $\mu m$ 이며,  $SiO_2$  sidewall에 의한 LDD(Lightly doped drain)  $L_g'$ 은 0.2  $\mu m$ 이다. 그림 5.는 게이트 폭 100  $\mu m$ 인 소자에 대한 게이트 전압에 따른 드레인 전류 및 전달 컨덕턴스 특성을 보여준다. 임계전압  $V_{th}$ 는 +0.01V로 증가형 모드 MESFET이며 게이트 전압  $V_{gs}=0.6V$ 에서  $g_m$ 값은 260 mS/mm이다. 그리고 게이트-드레인 항복전압  $BV_{gd}$ 는 11V 이상으로 평가되었다.




그림 3.  $WN_x$  박막의 SEM 사진




그림 4. MESFET의 단면 구조




그림 5. MESFET의 전달 특성 곡선

#### 4. CONCLUSIONS

본 연구에서 개발된  $WN_x$  refractory metal gate self-aligned LDD MESFET은  $WN_x$  박막의 미세구조, 조성분석, 용력 측정 및 전기적 특성 평가 결과 스퍼터링의 안정된 공정과 함께 HHP (Hand-Held Phone) 및 PCS (Personal Communication System)와 같은 이동 통신용 단말기의 MMICs 칩의 제작에 활용될 것으로 기대된다.

#### REFERENCES

- [1] J. R. Waldrop, *Appl. Phys. Lett.* **41**, pp. 350(1982)
- [2] K. Matsumoto, N. Hashizume, H. Tanoue and T. Kanayama, *Jpn. J. Appl. Phys.* **21**(6), L392(1982)
- [3] K. M. Yu, S. K. Cheung, T. Sands, J. M. Jaklevic, N. W. Cheung and E. E. Haller, *J. Appl. Phys.* **60**, pp. 3235(1986)