

<연구논문>

Al 박막 금속화의 신뢰성 향상에 관한 연구

전진호 · 김진영

광운대학교 전자재료공학과
(1992년 3월 30일 접수)

A Study on the Increased Reliability of Al Thin Film Metallizations

J.H. Jeon and J.Y. Kim

Department of Electronic Materials Engineering, KwangWoon University
(Received March 30, 1992)

요 약—알루미늄 박막 stripe에 d.c.전류를 인가하여 electromigration에 의한 결함을 분석하였다. 6×10^{-8} Torr의 진공도에서 전자-빔 증착기를 사용하여 현미경용 유리기판에 1000 Å의 두께로 알루미늄 박막을 증착하였다. Al/glass 박막의 초기 비저항은 $2.7 \pm 0.15 (\mu\Omega \text{ cm})$ 이었다. 알루미늄 stripe에 electromigration에 의해 양극쪽에 물질 축적영역(hillocks)과 음극쪽에는 물질 고갈영역(voids)이 형성되었다. SEM, EDAX와 Optical microscope로 hillocks과 voids를 분석하였다. 또한 결함에 대한 SiO₂ 보호막효과에 대하여도 분석하였으며, SiO₂ 보호막에 의하여 Al 박막의 신뢰성은 향상되었다.

Abstract—An electromigration induced failure analysis has been performed on d.c. stressed Al thin film stripes. Al thin films of 1000 Å thickness were deposited onto slideglass substrates by using e-beam evaporator from Mo boats in a high vacuum of 6×10^{-8} Torr range. The initial resistivity of Al/glass thin films is $2.7 \pm 0.15 (\mu\Omega \text{ cm})$. Electromigration in Al stripe results the formation of accumulation regions (hillocks) near the positive side and depletion regions (voids) near the negative side. The hillocks and voids are analyzed SEM, EDAX, XPS, Profilometer and Optical microscope. The reliability is increased by means of a SiO₂ passivation coating over the Al stripe. SiO₂ passivation effect on the failure are also discussed.

1. 서 론

반도체제조 공정시 알루미늄이 전류에 대한 이동 내성이 강하므로 박막화되어 소자의 상호연결선으로 사용된다. 그러나 초미세화, 복잡화 되어가는 금속화 공정에서 전류밀도의 증가로, electromigration(E/M)에 따른 소자의 신뢰성 문제점은 소자의 수명을 단축시키는 가장 큰 원인으로 작용하고 있다. Mass transport에 의한 상호연결선에서의 결함형성은 고집적화의 장애요소이다. 상호연결선의 폭이 마이크로미

터(μm) 이하로 미세화되기 때문에 이러한 문제의 심각성은 더욱 커지고 그 해결이 매우 시급한 실정이다. ULSI 설계시 금속박막은 높은 전도도, 열적, 화학적 안정성 그리고 E/M현상에 대한 강한 저항성을 필요로 한다. E/M이란 높은 전류밀도, 열처리 같은 stress에 의해 도체내 금속이온의 이동으로 voids와 hillocks이 형성되어 상호연결선에서 전기적 결함을 일으키는 것을 말한다.

1969년 Black[1]은 E/M현상이 반도체소자의 electrical open을 유도한다고 발표하였고, 1974년 P.

Chaudharia[2]는 열팽창계수 차이에 의한 hillocks의 형성과, 1980년 J. C. M. Hwang[3] 등은 입계면을 통한 Si으로의 Al 확산에 의한 hillocks 형성에 관한 연구를 보고하였다. 1985년 S. S. Lyer[4] 등은 박막의 입계구조와 크기, 분포상태에 의한 hillocks 형성에 관하여 보고하였고, 1989년 F. G. Yost[5] 등은 열에 의한 voids 형성에 관하여, 1989년 R. E. Hummel과 Yamada[6] 등은 ICBF 방법으로 증착된 Al 박막에서의 이동내성 강화 개선을, 1990년 J. Y. Kim [7, 8] 등은 등온열처리시 hillocks 형성과 underlayers와의 관계를 보고하였다. 1991년 Fredric[9] 등은 hillocks 형성의 임계온도와 TEM을 이용한 단면측정을 발표하고 있으며, 이러한 hillocks과 voids 형성에 관한 연구는 고집적화의 장애요소를 해결하기 위하여 많은 연구가 전세계적으로 활발히 진행되고 있다.

본 연구에서는 E/M현상에 의한 물질이동으로 형성되는 hillocks과 voids의 관찰 및 신뢰성 향상을 연구하기 위하여, Al/glass와 SiO₂/Al/glass stripe에 적류 전류를 인가하여 Al 금속화의 신뢰성 향상을 위한 기초자료를 제시하였다.

2. 실험방법

기판은 현미경용 유리(45×25 mm/3×1 inch ; Superior Co., W. Germay)로, 초음파 세척기(Rapid Graph 3069 USC 3)로 4단계 세척하여, Mask pattern (길이 2 cm, 폭 0.05 cm)을 놓고, 진공상태에서 수분을 제거하기 위하여 할로겐 램프를 이용, 200°C에서 5분간 기판을 가열한 후 실온으로 냉각 건조하였다. e-beam evaporator(Annelva Co., VI-43)를 사용하여 초기진공 6×10^{-8} Torr에서 4.5 Å/sec의 증착속도로 순수 Al(99.999%, Yamanaka Co.) 박막을 증착하였고, 기판온도 26°C에서 두께는 두께측정기(Ellipsometry ; Auto-Ell., Rudolph)로 보정한 XTM 결정 감지기(Crytal Sensor ; IPN 007-212)를 이용하여 1000 Å으로 증착하였다. 또한, 보호막 효과에 의한 신뢰성 향상을 비교하기 위하여 Al stripe 박막위에 Mask pattern(길이 2 cm, 폭 1 cm)을 놓고, 전극부분을 제외한 stripe에 두께가 1000 Å의 SiO₂(99.99%)를 RF-sputtering(Annelva Co., SPF-210)으로 증착하였고 Ar gas 주입전의 진공도는 1×10^{-6} Torr였다.

Al/glass, SiO₂/Al/glass 박막의 표면조도를 Roughness tester(Taylor-Hobson)로, Al/glass 박막의 비저항은 4점 탐침법(kokusai electric Co., Auto VR-60 A)으로 측정하였다. Al/glass와 SiO₂/Al/glass stripe 양끝 전극에 probe를 이용하여, 1×10^5 , 1×10^6 , 5×10^6 , 1×10^7 (A/cm)²의 전류밀도를 Dual D. C. Regulated Power Supply(HC-2330 AD. Hanil Electronic Co.)를 사용하여 안정되게 인가하며, 대기압 분위기실은, 100, 200, 300°C로 열처리하면서 수명 가속화 실험을 하였다.

박막이 전기적으로 단락되어 전류가 흐르지 않을 경우를 박막의 TTF(time to failure)로 하여, 표준편차(σ)를 구하여 박막의 수명을 95% 신뢰도로 MTF(mean time to failure)를 Black's 식[1]으로 구하였다. Stripe의 전기적 저항변화는 전류밀도가 1×10^6 (A/cm²)일 때, TTF 동안 stripe을 0.7 cm 간격으로 3등분하여 각 영역별로 저항의 변화율을 측정해서 상대 저항값($\Delta R/R$)으로 구하였다. 박막의 온도변화 측정은, 전류밀도 5×10^6 (A/cm²)에서 stripe 전체의 온도변화를 Thermocouples(coper-constant, Cu57% + Ni43%) probe를 사용하여 측정하였다. SEM-EDAX(Jeol, JSM-35 CF)로, hillocks과 voids를 관찰하고 hillocks에 대한 물질조성을 hillocks의 중앙과 matrix에 EDAX probe beam을 주사하여 비교측정하였다.

3. 결과 및 고찰

3.1. 표면조도 및 비저항

표면조도 측정결과 그림 1에서 기판은 R_{max} 가 0.076 μ m, Al/glass 박막은 0.084 μ m, SiO₂/Al/glass 박막은 0.234 μ m이고, 4점 탐침법으로 측정한 결과, Al/glass 박막의 초기판저항 ; R_s 와 비저항 ; ρ 는 각각 0.28 Ω cm², $2.7 \pm 0.15 \mu\Omega$ cm로 측정되었다. 박막 비저항은 Matthiesen's rule에 의해 bulk 상태와는 다르게 다음 식 $\rho_{film} = \rho_{ideal\ film} + \rho_{purity} + \rho_{imperfection} + \rho_{thickness}$ 으로 표현된다. 박막의 두께가 전자의 평균자유행로보다 짧으면 표면 산란에 의해 저항값이 $\rho_{thickness}$ 에 주로 의존하게 되고, 박막 표면에 산화물이 형성될 경우 전자 운반자수 감소에 기인한 것으로 Chopra[10]는 보고하였다.




그림 1. Roughness of surface.
(a) clean glass, (b) Al/glass, (c) SiO₂/Al/glass

3.2. 저항 및 온도변화

실온-전류밀도가 $1 \times 10^6 (A/cm^2)$ 일 때, 그림 2(a)에서와 같이 stripe를 3영역으로 나누어 측정한 결과, Al/glass의 경우 C(-)영역에서는 시간에 따라 저항이 선형적으로 증가함을 보이고 있으나, A(+)영역에서는 저항의 변화율이 20% 미만으로 중간 B영역과 별다른 차이가 없이 일정함을 알 수가 있었다. 그러나 SiO₂/Al/glass 경우에는 A, B, C 전영역에 걸쳐 저항변화율이 일정하게 나타남을 그림 2(b)에서 알 수가 있다.

그림 3은 여러 전류밀도에서 시간에 따른 전체 저항변화를 측정된 결과이다. 그림 3(a)의 Al/glass 박막인 경우 모든 전류밀도에서 저항은 서서히 증가하다가 일정한 시간이 지난후 지수 함수적으로 증가하였다. 전류밀도가 $1 \times 10^6 (A/cm^2)$ 의 조건에서, 저항이 서서히 증가하는 a부분의 저항증가현상은 증착되는 동안에 생성된 vacancy들이 인가 전장의 electron wind force effect에 의한 준 결정화 상태에서 질서 상태로 transformation 되는 과정에서 일어나는 결과로 Chopra[10]는 보고하고 있다. 또한 carrier의 incoherent 산란이 증가하여 저항이 증가하는 것으로도 H. Hoffmann[11]은 보고하고 있다. 시간이 지난후 저항이 증가하다가 감소하는 b부분의 변곡점에서는




그림 2. Resistance change of stripe regions vs time and mask pattern.

질량이동에 의한 hillocks의 형성이 저항에 영향을 미칠 정도로 hillocks 부분의 단면적이 서서히 증가되다가 다시 감소하는 것으로 생각되며, c부분에서는 self-joule heating[12]으로 박막의 누적된 온도와 물질이동현상이 가속화됨으로 음극영역에서 voids가 본격적으로 생성되어 전기적 결합이 일어나 저항은 급속히 증가하는 것으로 사료된다.

SiO₂/Al/glass 박막인 그림 3(b)에서 저항의 변화는 처음부터 일정함을 측정할 수 있었다. 이는 영역별 저항의 변화에서도 알 수 있듯이 SiO₂ 보호막이 Al 박막의 저항변화에 영향을 미치고 있으며, hillocks 형성의 억제성을 가지고 있다는 Singh[7]의 발표와 일치하고 있다.

실온-전류밀도가 $5 \times 10^6 (A/cm^2)$ 상태에서 그림 4는 시간에 따른 각 영역의 평균 온도변화를 나타내었다. 온도의 변화폭은 100시간 이후에 Al/glass 박막보다 작게 나타났으며, SiO₂/Al/glass는 300 hr 이후에 온




그림 3. Resistance change stripe of current density vs time.
(a) Al/glass, (b) SiO₂/Al/glass




그림 4. Temperature change of stripe vs time.

도분포가 일정함을 알 수 있었다. 이로써 SiO₂ 보호막은 온도증가의 억제역할을 하고 있음을 알 수 있다.

3.3. 활성화에너지 및 MTF

열처리온도와 수명 관계에 대한 그림 5에서 Al/glass 박막과 SiO₂/Al/glass의 전류밀도가 1×10⁶(cm²)일 때 열처리 온도증가에 의한 결함형성 활성




그림 5. Mean time to failure for stripe as a function of annealing temperature.
(a) Al/glass, (b) SiO₂/Al/glass




그림 6. Mean time to failure for stripe as a function of current density.

화에너지 ; Q는 각각 0.54 eV, 0.68 eV였다. 결함모드 (failure mode)에 대한 활성화에너지는 박막에서 bulk(약 1.4 eV)보다 작고, 박막의 결정화 질서(crystalline order) 정도에 좌우된다고 Sigsbee[13]는 보고하였으며, Blair[14]와 Cadien[15]는 SiO₂ 보호막이 증착된 박막일 경우 SiO₂에 의한 확산효과 감소




그림 7. Scanning electron microscopy showing the stripe failure regions due to electromigration (실온, $J=1 \times 10^6$ A/cm²).
 (A) Al/glass, (B) SiO₂/Al/glass; (a) positive regions, (b) middle regions, (c) negative regions

때문인 것으로도 보고하였다.

열처리온도가 증가함에 따라 전류밀도에 관계없이 수명은 비례적으로 감소하였다. 그림 6은 각 전류밀도에 대한 MTF 측정결과 Al/glass 보다 SiO₂/Al/glass 박막에서 신뢰성이 향상됨을 알 수 있다.

3.4. SEM-EDAX 측정

실온-전류밀도가 1×10^6 (A/cm²)일 때, 300시간 후 stripe의 SEM 사진을 영역별로 그림 7에 나타내었다. 그림에서와 같이 Al/glass 박막(A)인 경우 (+)영역인 (a)에서 hillocks을, 중간영역인 (b)에서는 (a)영

역에 비해 작고 많은 수의 hillocks이 관찰되며, 음극영역(c)의 단락위치에서 voids를 관찰할 수가 있었다. SiO₂/Al/glass(B) 경우는 hillocks 형성이 적고 작게 나타나므로 SiO₂가 hillocks 형성을 억제[16, 17]한다는 결과와 같다. 이러한 결함의 형성은 박막이 받는 응력을 최소화시키기 위해서 E/M에 의한 물질이동으로 물질 축적영역(hillocks)과 고갈영역(voids)이 stripe의 양극과 음극에서 각각 형성되었다.

그림 8의 EDAX 결과 matrix에 비해 hillocks 성분에서 Al의 증가가 있고, matrix에 비해 hillocks은 Al/glass, SiO₂/Al/glass stripe에서 모두 Al이 증가한




그림 8. SEM-EDAX of hillocks and matrix.

것으로 보아 E/M현상으로 hillocks은 주위로부터 물질이 이동되어 형성된 것을 알 수가 있다.

4. 결 론

1. Al 박막의 (-)영역에는 voids와 (+)영역에는 hillocks이 각각 형성되었다. 2. Hillocks과 voids는 물질이동에 의해 형성되었다. 3. 물질이동은 electromigration에 의한 것이다. 4. Al/glass보다 SiO₂/Al/glass 박막에서 hillocks 형성의 억제성이 있다. 5. SiO₂ 보호막은 열적인 안정성을 가지고 있으며, 신뢰성을 향상시킬 수 있다.

감사의 말씀

본 연구는 1991년도 교육부 학술연구 조성비(반도체 분야)에 의하여 이루어졌으며, SEM-EDAX 측정에 도움을 주신 현대전자 한동석 선배님과 Profilometer와 XPS 측정을 하여주신 NITI의 박정일 박사님께 감사드립니다.

참고문헌

1. J. R. Black, *IEEE. Trans. Electronic Device*, Vol. ED-16, No. 4, 338, (1969).
2. P. Chaudhari, *J. Appl. Phys.* **45**(10), 4399 (1974).
3. J. C. M. Hwang, P. S. Ho, J. E. Lewis and D. R.

- Campbell, *J. Appl. Phys.* **51**(3), 1576 (1980).
4. S. S. Lyer and C. Y. Wang, *J. Appl. Phys.* **57**(10), 4594 (1985).
5. F. G. Yost, D. E. Amos and A. D. Roming, *IEEE/IRPS* 193 (1989).
6. R. E. Hummel and I. Yamada, *Apple. Phys. Lett.*, **54**(1), 18 (1988).
7. J. Y. Kim, R. E. Hummel, and R. T. DeHoff, *J. Vac. Sci. Technol.* **A7**(3), (1989).
8. J. Y. Kim and R. E. Hummel, *Phys. Stat. Sol.* (a)**122**, 255 (1990).
9. Fredric Ericson, etc., *J. Vac. Sci. Technol.* **B9**(1), 1991
10. K. L. Chopra, L. C. Bobb and M. H. Francombe, *J. Appl. Phys.* **34**, 1699 (1963).
11. Horst Hoffmann, J. Vancea and U. Jacob, *Thin Solid Films*, **129**, 181 (1985).
12. R. Rosenberg, M. Ohring, *J. Appl. Phys.* **42**(13), 5671 (1971).
13. R. A. Sigsbee, *J. Appl. Phys.* **44**(6), 2533 (1973).
14. J. C. Blair, P. B. Ghate and C. T. Haywood, *Apple. Phys. Lett.*, **17**(7), 281 (1970).
15. K. C. Cadien and D. L. Losee, *J. Vac. Sci. Technol.* **B2**(1), 82 (1984).
16. John A. Thornton, *Ann. Rev. Mater. Sic.* **7**, 239 (1977).
17. Awatar Singh, *J. Vac. Sci. Technol.* **B3**(3), 923 (1985).
18. T. Wada, H. Higuchi and T. Ajiki, *IEEE. Trans. Reliability*, **R-34**(1), 2 (1985).
19. ASTM Handbook, **2**, 9th (1979).