

증착온도가 CVD Cu 박막의 미세구조 및 전기비저항에 미치는 영향

이원준, 민재식, 라사균, 김동원*, 박종욱

한국과학기술원 전자재료공학과,

* 경기대학교 재료공학과

요 약

Copper(I) hexafluoroacetylacetone trimethylvinylsilane [Cu(hfac)(TMVS)]를 precursor로 사용하여 증착온도 160~330°C 범위에서 TiN 모재 위에 낮은 전기비저항값 ($\sim 2 \mu\Omega \cdot \text{cm}$)을 갖는 CVD Cu 박막을 제조하였고, 증착온도에 따른 Cu 박막의 특성을 조사하여 증착온도가 Cu 박막의 미세구조와 전기비저항에 미치는 영향을 고찰하였다. Cu 증착의 활성화에너지에는 표면반응제한지역 (surface-reaction-limited region)에서 10.8 kcal/mol 이었다. 표면반응에 의해 증착속도가 결정되는 증착온도 200°C 이하에서 증착된 Cu 박막은 낮은 비저항값을 갖는 치밀한 박막이었고 step coverage 또한 우수하였다. 이에 반해 물질전달이 증착속도를 결정하는 증착온도 200°C 이상에서 증착된 Cu 박막은 연결상태가 불량한 구형의 결정립들로 이루어져 있어서 높은 비저항값과 거친 표면형상을 나타내었다. 이와 함께 증착온도에 따른 Cu 박막의 결정립 크기, 배향성 등도 조사하였다.

서 론

현재 고집적회로의 배선재료로 사용되고 있는 Al 합금은 비저항 ($\sim 3.4 \mu\Omega \cdot \text{cm}$)이 비교적 높고 electromigration (EM) 저항성 및 stress migration (SM) 저항성이 나빠 재료적인 신뢰성이 문제가 되고 있다[1-3]. 또한, 제조방법으로 쓰이고 있는 sputtering은 step coverage가 나쁘므로 공정의 신뢰성 역시 문제가 되고 있다. 이러한 문제의 해결을 위하여 낮은 비저항값을 갖는 금속들에 대한 재료 및 공정 측면의 연구가 진행되고 있는데, 비저항이 낮고 ($1.67 \mu\Omega \cdot \text{cm}$) 유기금속화합물을 이용한 CVD 공정이 가능한 Cu가 유망한 재료로 부각되고 있다[3-4]. 이에 따라 Cu CVD에 대한 연구가 활발하게 이루어지고 있으나[5-7] 증착변수의 효과나 증착기구에 대한 연구는 아직 미흡한 실정이다. 본 연구에서는 유기금속화합물인 Cu(hfac)(TMVS) [7]를 precursor로 사용하여 TiN 모재 위에 CVD Cu 박막을 제조하고, 표면형상, 미세구조, 전기비저항, 성분, 배향성, step coverage 등을 분석하였다. Cu 증착의 활성화에너지를 측정하였으며, 증착온도에 따른 Cu 박막의 미세구조와 비저항 변화를 고찰하였다.

실험 방법

본 연구에서는 reactive sputtering으로 500Å/1500Å의 Ti/TiN 층을 차례로 입힌 p-type Si (100) wafer를 모재로 사용하였다. Ti 층은 hcp 구조의 α -Ti으로서 (002) 우선방위를 가지고 있었으며 TiN 층은 fcc 구조와 (111) 우선방향을 가지고 있었다.

Cu 증착에 사용된 CVD 장비의 개략도를 Fig. 1에 나타내었고, 주요 증착조건들을 Table 1에 정리하였다. Cu precursor로는 U. P. Chemical사로부터 공급받은 Cu(hfac)(TMVS)를 사용하였는데,

He을 운반기체로 하는 bubbler system을 사용하여 warm wall 방식의 반응관 내에 공급되었다. 증착온도 별로 증착시간을 달리하여 Cu 박막의 두께를 4000 Å으로 일정하게 하였다.

Cu 박막의 두께는 photolithography 작업과 wet etching을 통해 Cu line & space pattern을 형성한 다음 stylus profilometer를 이용하여 측정하였고 표면형상은 SEM을 이용하여 관찰하였다. 표면반사율 측정에는 600 nm의 파장을 가진 단색광을 이용하였는데, 시편 표면에서 반사되는 빛의 세기를 Si wafer[8]를 표준시편으로 하여 측정한 다음 polishing된 Cu[9]에 대한 백분율(%)로 환산하였다. Cu 박막의 비저항은 linear 4 point probe를 이용하여 면저항을 측정한 다음, 면저항에 박막두께를 곱하여 구하였다. Cu 박막의 결정구조 및 배향성을 X-ray diffractometer를 이용하여 조사하였다. 미세구조는 Philips CM20 TEM을 이용하여 가속전압 200 kV의 조건에서 관찰하였고, bright field images로부터 결정립 크기를 측정하였다. Step coverage 관찰을 위해서 hole pattern을 형성한 wafer를 모재로 사용하였는데, 우선 Si wafer 위에 CVD SiO₂ 층을 입히고 photolithography와 dry etching으로 hole을 형성한 후 sputtering 법으로 Ti/TiN 층을 500 Å / 1500 Å의 두께로 입혀 준비하였다. 이때, hole의 직경은 약 0.8 μm, aspect ratio는 약 2 : 1이었다.

결과 및 고찰

증착압력 0.5 Torr에서 증착온도에 따른 증착속도의 변화를 조사하여 Arrhenius plot한 결과를 Fig. 2에 나타내었다. 표면화학반응제한지역과 물질전달제한지역에 해당하는 두개의 직선구간이 관찰되었고 기울기로부터 구한 겉보기 활성화에너지 값은 각각 10.8 kcal/mol과 1.1 kcal/mol으로 측정되었다.

증착온도 변화에 따른 Cu 박막의 표면 SEM 사진을 Fig. 3에 나타내었고 표면반사율 측정결과를 Fig. 4에 나타내었다. 증착온도 200°C를 전후하여 Cu 박막의 표면형상이 급격하게 변화하는 것이 관찰되었다. 200°C 이하에서 증착된 박막(Fig. 3 (a), (b))은 평坦한 표면형상을 보이는데 반해, 200°C 이상의 고온지역에서 증착된 박막(Fig. 3 (d), (e), (f))에서는 구형의 결정립들 사이에 많은 pore들이 관찰되고 있다. 물질전달제한지역인 증착온도 200°C 이상의 고온에서는 기상으로부터 반응 site로 precursor가 확산되는 속도에 의해 증착속도가 결정되므로 결정립의 수평방향 성장보다 수직방향 성장이 빨라져 결정립 사이에 pore가 남게 된다. 따라서, 고온에서 증착된 박막은 저온에서 증착된 박막보다 표면이 거칠고 표면반사율이 낮다.

증착온도에 따른 Cu 박막의 비저항을 측정하여 Fig. 5에 나타내었다. 증착온도 160~180°C의 범위에서는 Cu 박막이 bulk(1.67 μΩ · cm)에 가까운 약 2 μΩ · cm의 낮은 비저항값을 보였으나, 증착온도가 증가함에 따라 비저항값이 급격하게 증가하였다. XPS으로 분석한 결과 증착된 박막의 성분은 증착온도에 상관없이 모두 순수한 Cu이었으므로 증착온도에 따른 비저항값의 변화는 미세구조의 변화에 의한 것이다. 즉, 저온에서 증착된 박막은 결정립계에 pore 등이 관찰되지 않는 치밀한 박막이므로 낮은 비저항값을 보이나, 증착온도 200°C 이상의 온도에서 증착된 박막은 미세구조가 치밀하지 못하고 결정립간의 연결상태가 불량하므로 높은 비저항값을 보인다.

평면 TEM 사진으로부터 측정한 Cu 결정립의 크기를 Fig. 6에 나타내었다. 증착온도 180°C 이하의 저온부와 225°C 이상의 고온부에서는 증착온도가 증가할수록 결정립 크기가 증가하나 그 사이의 온도에서는 증착온도가 증가함에 따라 결정립 크기가 감소하는 전이지역이 관찰되었다. 같은 미세구조를 갖는 온도범위 내에서는 증착온도의 증가에 따라 흡착종의 표면이동도의 증가가 결정립 크기의 증가를 초래하나 그 사이의 온도 범위에서는 표면형상의 전이에 의해 결정립 크기의 감소가 일어나는 것으로 생각된다.

증착된 박막의 결정구조 및 배향성을 X-선 회절을 통해 조사하였는데 그 결과를 Fig. 6에 나타내었다. Cu(hfac)(TMVS)를 precursor로 하여 TiN (111) 면 위에 증착된 Cu 박막은 증착온도에 관계 없이 모두 fcc의 결정구조를 가졌고 (111) 방향으로 배향되었다. 특히, 증착온도 180~225°C 범

위에서는 매우 강한 (111) 우선방향을 나타내었다. 배향성이 클수록 EM 저항성이 커지는 것으로 알려져 있으므로[10] CVD Cu 박막은 EM 저항성 측면에서 유리한 것으로 사료된다.

반도체 소자가 고집적화됨에 따라 구조가 복잡해지고 단차가 더욱 커지고 있으므로 초고집적 소자에서는 구조가 미세하고 단차가 심한 부분에도 금속박막이 conformal하게 입혀져야 한다. 따라서 Cu CVD 공정의 step coverage 특성을 조사하였다. Hole pattern 위에 증착온도를 달리 하며 Cu 박막을 입힌 다음, hole의 단면을 SEM으로 관찰한 결과를 Fig. 8에 나타내었다. 표면반응제한 지역인 증착온도 200°C 이하(Fig. 8 (a), (b))에서는 hole을 완전히 채우고 있으나, 물질전달제한지역인 200°C 이상(Fig. 8 (c), (d))에서는 hole 내부에 void가 형성되어 있는 것을 볼 수 있다. 이러한 void 형성은 hole 내부에서 precursor가 고갈되기 때문에 일어나는 현상으로 생각된다.

결 론

Cu(hfac)(TMVS)를 precursor로 이용하여 증착온도 160~330°C 범위에서 TiN 모재 위에 CVD Cu 박막을 제조하고, 증착온도에 따른 Cu 박막의 특성을 조사하였다. Cu 증착의 활성화에너지는 표면반응제한지역에서 10.8 kcal/mol 이었다. 표면반응에 의해 증착속도가 결정되는 증착온도 200°C 이하에서 매끈한 표면을 갖는 치밀한 Cu 박막을 얻었다. 이에 반해, 200°C 이상에서 증착된 Cu 박막은 구형의 결정립 사이에 pore가 형성되었고 거친 표면형상을 보였다. 200°C 이상에서는 기상으로부터 반응 site로 precursor가 화산되는 속도에 의해 증착속도가 결정되므로 결정립의 수평방향 성장보다 수직방향 성장이 빨라져 결정립 사이에 pore가 남게되는 것으로 생각된다. 전기비저항은 증착온도 200°C에서 급격히 증가하였는데, 이는 Cu 결정립 간의 연결상태가 불량해지기 때문이다. Cu 결정립의 크기는 표면반응제한지역과 물질전달제한지역에서 각각 증착온도가 증가함에 따라 증가하였는데, 그 사이에서 전이지역이 관찰되었다. TiN (111)면 위에 증착된 Cu는 (111) 방향으로 배향되었다. 표면반응제한지역인 200°C 이하에서 증착된 Cu 박막은 직경 0.8 μm, aspect ratio 2 : 1의 hole을 완전히 채웠다.

감사의 글

본 연구는 금성일렉트론(주)의 연구비 지원에 의해 수행되었으며 이에 감사드립니다.

참 고 문 헌

- [1] J. E. Sanchez, Jr., J. W. Morris, Jr., and J. R. Lloyd, *JOM* (September 1990), p. 41.
- [2] H. Okabayashi, *Mater. Sci. & Eng.*, **R11**, 191 (1993).
- [3] S. P. Murarkza, in "Tungsten and Other Advanced Metals for VLSI Applications 1990", ed. by G. C. Smith and R. Blumenthal (MRS, 1991), p. 179.
- [4] P. Singer, *Semiconductor International* (September 1993), p. 34.
- [5] N. Awaya and Y. Arita, *J. Electronic Mater.*, **21**(10), 959 (1992).
- [6] A. Jain, T. T. Kodas, R. Jairath, and M. J. Hampden-Smith, *J. Vac. Sci. Technol. B*, **11**(6), 2107 (1993).
- [7] J. A. T. Norman, B. A. Muratore, P. N. Dyer, D. A. Roberts, A. K. Hochberg, and L. H. Dubois, *Mater. Sci. & Eng.*, **B17**, 87 (1993).
- [8] H. R. Philipp, *Phys. Rev.*, **120**, 37 (1960).
- [9] Driscoll, "Handbook of Optics", (McGraw-Hill, 1978), p. 8-92.
- [10] S. Vaidya and A. K. Sinha, *Thin Solid Films*, **75**, 253 (1981).




Fig. 1. Schematic diagram of CVD system for copper deposition.

Table 1. Deposition parameters in Cu CVD

Substrate	TiN/Ti on Si wafer
Deposition temperature	160 ~ 330 °C
Total pressure	0.5 Torr
Bubbler temperature	40 °C
Carrier He flow rate	100 sccm
Delivery line temp.	50 °C
Gas showerhead temp.	60 °C
Chamber wall temp.	60 °C
Film thickness	4000 Å ± 5%




Fig. 2. The Arrehenius plot of the copper deposition rate at constant total pressure of 0.5 Torr for TiN substrate.




Fig. 3. SEM photographs of the copper films deposited on TiN substrates at (a) 160°C , (b) 180°C , (c) 200°C , (d) 225°C , (e) 250°C , and (f) 330°C . ($P_{\text{tot}} = 0.5 \text{ Torr}$, $t_{\text{cu}} = 4000 \text{ \AA}$)




Fig. 4. Reflectance of the copper film as a function of the deposition temperature. The wavelength of the incident beam was 600 nm. ($P_{\text{tot}} = 0.5 \text{ Torr}$, $t_{\text{cu}} = 4000 \text{ \AA}$)




Fig. 5. Resistivity of the copper film as a function of the deposition temperature. ($P_{\text{tot}} = 0.5 \text{ Torr}$, $t_{\text{cu}} = 4000 \text{ \AA}$)




Fig. 6. Grain size of the copper film as a function of the substrate temperature.
($P_{\text{tot}} = 0.5$ Torr, $t_{\text{cu}} = 4000 \text{ \AA}$)




Fig. 7. Variation of XRD patterns of the copper films with deposition temperatures as a parameter.




Fig. 8. Cross sectional views of the copper films deposited over the hole patterns at total pressure of 0.5 Torr. The deposition temperatures are (a) 160°C, (b) 180°C, (c) 200°C, and (d) 225°C. The hole diameter was 0.8 μm, and the aspect ratio of the hole was 2 : 1.