

RF 마그네트론 스퍼터링에 의해 저온 증착한 SrTiO₃ 박막의 전기적 특성

김동식 · 이재신

울산대학교 재료공학과
(1996년 6월 20일 접수)

Electrical properties of SrTiO₃ thin films deposited at low temperatures by RF magnetron sputtering

D. S. Kim and J. S. Lee

Department of Materials Science and Engineering, University of Ulsan
Nam Ulsan P.O. Box 18, 680-749, Korea
(Received June 20, 1996)

요약 - Pt/Ti/SiO₂/Si 기판 위에 r.f. 마그네트론 스퍼터링 방법으로 300°C 이하의 저온에서 SrTiO₃ 박막을 증착하였다. XRD, RBS, TEM, EPMA로 증착된 박막의 재료적 특성을 분석하였고, Al/SrTiO₃/Pt의 구조로 커패시터를 제작하여 전기적 특성을 분석하였다. 기판온도가 증가함에 따라 박막의 결정성과 유전율이 향상되었으나, 200°C 이하의 기판온도에서는 Sr이 결핍된 조성을 갖게 되어 증착된 박막이 반도체성을 나타내었다. 증착 중에 기판에 양의 d.c. 전압을 10~30V 인가함으로써 박막의 결정성이 크게 향상되었고, 유전특성도 개선되었다. 300°C의 기판온도에서 20V의 d.c. bias를 인가하여 증착한 400 nm 두께의 SrTiO₃ 박막은 <211> 우선방향성을 갖는 주상정 구조와 화학양론적인 조성을 나타내었고, 본 연구에서 가장 우수한 전기적 특성을 보였다. 100 kHz에서 유전율이 98, 유전손실이 3.4%였으며, 3V에서 누설전류는 10⁻⁵ A/cm²였다.

Abstract - SrTiO₃ thin films were deposited on Pt/Ti/SiO₂/Si substrates at low temperatures below 300°C by r.f. magnetron sputtering. The materials and the electrical properties of the deposited films were investigated with controlling deposition parameters such as substrate temperature(T_s) and positive substrate d.c. bias voltage. Stoichiometric SrTiO₃ films were obtained at T_s of 300°C, but Sr content in the film was less than that of a target when T_s was lower than 300°C, resulting in poor electrical properties. By introducing a positive substrate d.c. bias during deposition, the crystallinity and the dielectric properties of the films were markedly improved. 400 nm thick SrTiO₃ films deposited at 300°C with a positive substrate d.c. bias of 20V showed a columnar structure with <211> crystallographic direction and a dielectric constant of 98.

1. 서 론

최근에 SrTiO₃[1-4], (Ba,Sr)TiO₃[5-8] 등과 같은 perovskite 구조의 재료를 반도체 집적소자에 응용하기 위한 연구가 활발히 진행되고 있다. 이들 중에서 (Ba, Sr)TiO₃는 스퍼터링에 의해 박막으로 제조하였을 때 약 300-800 정도의 유전율을 얻을 수 있는 것으로 보고되었으나, (Ba_{0.5}Sr_{0.5})TiO₃ 박막의 경우 유전율이 3GHz 이상

에서는 급격히 감소[6]하는 문제가 있다. 그러나 스퍼터링에 의해 얻어진 SrTiO₃ 박막은 50-250 정도의 유전율을 나타내지만, 10GHz대역까지 저주파에서의 유전율이 유지되는 것[1]으로 보고되었다. 이와 같은 특징을 갖는 SrTiO₃를 microwave monolithic integrated circuit(MMIC)의 박막 커패시터에 적용하여 현재 주로 이용되고 있는 SiN_x(ε = 5~8), SiO₂(ε = 4~5) 등과 같은 저유전율 유전체를 대체하면 소자의 소형화와 고신뢰화를 이룰 수 있

는 장점이 있다. 그러나 MMIC 분야에 응용되기 위해서는 공정온도가 낮아야 하는 제약이 있으며, 특히 GaAs MMIC의 경우에는 선행공정으로 형성된 소자의 특성 저하를 방지하기 위하여 350°C 이하의 온도에서 커패시터용 유전체 박막을 형성하고 있다[9]. SrTiO₃ 박막의 형성에 있어서 현재까지 400~800°C의 온도에서 연구된 보고들은 많지만, 보다 저온에서 연구된 보고들은 거의 없다.

본 연구에서는 이상과 같은 배경에서 SrTiO₃ 박막을 고주파용 집적소자에 응용하기 위한 목적을 가지고, 300°C 이하의 저온에서 유전특성이 양호한 SrTiO₃ 박막을 형성하고자 하였다. 세라믹 SrTiO₃ 타겟과 (Ar + O₂) 플라즈마를 이용하여 r.f. magnetron sputtering 방법으로 Pt/Ti/SiO₂/Si 기판 위에 박막을 증착하는 동안 기판에 양의 d.c. bias를 인가함으로써 기판전위를 제어하여 박막의 특성을 향상시키고자 하였다. 본 연구에서는 증착온도와 d.c. bias 인가여부에 따른 SrTiO₃ 박막의 물성을 분석하였고, Al/SrTiO₃/Pt 구조로 MIM (metal-insulator-metal) 커패시터를 제작하여 SrTiO₃ 박막의 유전특성과 전류-전압특성을 측정하였다. 본 논문에서는 증착된 SrTiO₃의 전기적 특성을 SrTiO₃박막의 재료적 성질과 연관시켜 고찰하였다.

2. 실험방법

화학적 조성이 SrTiO₃인 직경 3inch의 세라믹 타겟을 Cerac사에서 주문 제작하여 이용하였으며, 타겟재료의 순도는 99.9% 이상이었다. 기판은 1 μm의 열산화막과 Pt/Ti(200 nm/40 nm) 하부전극막을 차례로 형성시킨 p-Si(100) 웨이퍼를 사용하였고, 기판과 전극간 거리는 5 cm로 하였다. 증착전에 기판을 아세톤, 알코올, 탈이온수로 조음과 세척하고 고순도 질소로 시편을 건조하였다. 증착중에 Ar과 O₂를 9:1의 유속비로 유지시키고 전체 압력을 5mTorr, r.f. 전력을 100 W로 고정하였으며, 실험변수로 기판온도를 상온에서 300°C 까지, 양의 기판 d.c. bias를 0에서 30V까지 변화시켰다. 이 때 기판표면의 하부전극재료와 기판지지대를 전기적으로 단락시켜 기판에 bias 효과가 나타나도록 하였다. 박막의 두께는 증착조건에 따라 250~400 nm 정도였으며, α-step을 측정에 이용하였다. X-ray diffraction(XRD), transmission electron microscopy (TEM), electron-probe microanalysis (EPMA), Rutherford backscattering spec-

troscopy (RBS) 등을 박막의 물성분석에 이용하였다. 박막의 전기적 특성을 측정하기 위해 금속마스크를 이용해 0.5 mm 직경의 Al 상부전극을 진공증착법으로 증착하여 MIM 커패시터를 만든 다음, impedance analyser (HP 4194A)를 이용하여 100 kHz에서 유전특성을 측정하였고, d.c. power supply와 digital multimeter를 이용하여 전류-전압특성을 측정하였다.

3. 결과 및 고찰

3.1 기판온도의 영향

그림 1에 증착율의 기판온도에 대한 의존성을 나타내었다. 박막의 증착속도는 기판이 상온일 때 30Å/min 정도에서 기판온도가 증가함에 따라 단조증가하여 300°C 일 때 45Å/min를 나타내었다. 그림 2는 기판온도에 따른 XRD 패턴의 변화를 나타내고 있다. (111), (211) 면에 해당하는 피크가 전체적으로 관찰되며, 피크의 강도는 기판온도가 증가함에 따라 증가함을 볼 수 있다. 또한 (211)피크의 FWHM(full-width at half-maximum) 값도 기판온도가 상온, 200°C, 300°C일 때 각각 1.53, 1.03도로 감소하였다. 즉 기판온도가 증가할수록 박막의 결정성이 향상됨을 의미한다. (211) 피크에서 구한 입방정의 격자상수는 3.9848Å으로 bulk 상태일 때의 3.9050Å[10]보다 큰 값을 나타내었다.

EPMA와 RBS로 증착된 박막의 조성을 분석하여 표




Fig. 1. Deposition rate vs. substrate temperature.




Fig. 2. XRD patterns of SrTiO₃ films deposited at various substrate temperatures.

Table 1. Results of chemical composition analyses for films grown at different substrate temperatures using a ceramic SrTiO₃ target.

T _s (°C)	EPMA	RBS
	$I_{Sr\ L_{\alpha}} / I_{Ti\ K_{\alpha}}$	Chemical formula
R.T.	0.119	Sr _{0.84} TiO ₃
100	0.122	-
200	0.126	-
300	0.127	SrTiO ₃

1에 정리하였다. EPMA 방법으로 박막의 정량분석이 곤란하여 박막에서 검출되는 Sr L_α 피크와 Ti K_α 피크의 상대적인 강도비를 모든 시편에 대하여 분석하였고, RBS로 상온과 300°C에서 증착한 시편에 대하여 정량분석을 하였다. 표에서 볼 수 있듯이, 기판온도가 증가함에 따라 Sr/Ti비는 증가하여 기판온도가 300°C일 때 화학양론적인 SrTiO₃가 얻어졌으며, 200°C이하의 온도에서는 Sr이 결핍된 비화학양론적 박막이 얻어졌다. 기판온도가 낮으면 박막에 Sr이 결핍되는 이유는 SrTiO₃ 형성반응에 참여하기가 어려워지기 때문으로 생각된다.

그림 3에 기판온도에 따른 박막의 상대유전율의 변화를 나타내었다. 기판이 상온일 때 유전율이 13에서 기판온도가 증가함에 따라 증가하여 기판의 온도가 300°C일 때 유전율이 67을 나타내었다. 그러나 유전손실은 기판온도와는 상관성을 나타내지 않았고, 전체적으로 10% 이상으로 큰 편이었다. MIM 형태의 커패시터에 대하여 전류-전압특성을 측정할 결과 대부분 누설전류가 큰 편이었고, 증착된 박막은 반도체성을 나타내어 비저항이 10³Ω·cm이하로 낮았다. 이러한 결과는 SrTiO₃의 비화학양론성에 기인된 것으로 보인다.

기판온도가 변화함에 따라 유전특성이 증가하는 이유는 두가지로 생각한다. 첫째는 기판온도의 증가에 따라




Fig. 3. Dielectric constant vs. substrate temperature.

박막의 결정성이 향상되었다는 점이고, 둘째는 기판온도가 증가함에 따라 Sr의 결핍이 감소되어 화학양론적인 SrTiO₃이 형성되었다는 점이다. 400°C이상의 고온에서 스퍼터 증착한 SrTiO₃의 경우에도 기판온도의 증가에 따른 유전율의 증가가 관찰되며[2-4], 이는 박막의 결정성 향상 때문으로 설명되고 있다. 그러나 본 연구에서는 기판온도가 낮기 때문에 박막의 화학양론적인 상태도 전기적 특성에 큰 영향을 부가적으로 나타내었다. SrTiO₃는 이온결합성 물질로 비화학양론적인 조성이 되면 반도체가 된다는 사실은 잘 알려져 있다[11]. 또한 Nam 등은[3] 화학양론적인 SrTiO₃ 타겟을 이용하여 r.f. sputtering으로 400°C에서 증착한 박막의 유전율은 50정도였으나, 정확한 양은 언급되지 않았으나 Sr이 과잉으로 첨가된 SrTiO₃ 타겟을 이용함으로써 유전율이 60정도로 향상되었다고 보고하였다.

3.2 기판 d.c. bias의 영향

본 연구에서는 저온에서 양질의 SrTiO₃ 박막을 얻고자 기판에 양의 d.c. 전압을 인가하면서 증착한 박막의 특성을 분석하였다. 증착시 d.c. 전압을 0V에서 30V까지 변화시켰으나, 박막의 증착속도는 거의 영향을 받지 않았다. 그러나 증착된 박막의 전기적 특성은 기판 인가전압에 영향을 크게 받았다. 그림 4에 기판 인가전압에 따른 100 kHz에서의 유전특성의 변화를 나타내었다. 인가전압이 증가함에 따라 유전율이 증가하다가 20V일




Fig. 4. Dielectric constant and loss tangent as a function of the substrate d.c. bias voltage for the SrTiO₃ films grown at 300°C.




Fig. 5. J-V characteristics of Al/SrTiO₃/Pt capacitors. The SrTiO₃ films were deposited at 300°C under different substrate d.c. bias voltages.

때 98로 최대를 보인 후 감소하였다. 그러나 인가전압이 30V인 경우에도 유전율이 87로 d.c. bias를 가하지 않은 경우의 67보다 크다. 유전손실도 인가전압이 증가함에 따라 감소하였다. 그림 5에 MIM 커패시터의 전류-전압 특성을 나타내었다. 기판에 10~30V의 d.c. bias를 가함으로써 누설전류도 현저히 감소하였음을 볼 수 있다. 참




Fig. 6. XRD patterns of SrTiO₃ films showing the effect of positive substrate d.c. bias on film crystallinity.

Table 2. Peak intensity ratios, $I_{(211)}/I_{(111)}$, and FWHM values of (211) peaks.

Substrate dc bias voltage [V]	$I_{(211)}/I_{(111)}$	FWHM of (211) peak [deg]
0	3	1.035
10	108	0.827
20	168	0.725
30	170	0.832

고로 집적소자의 동작전압인 3V에서 누설전류의 차이는 100배 정도이다.

본 연구에서는 기판에 대한 d.c. bias의 효과를 밝히기 위하여 증착된 시편의 결정성, 화학적조성, 미세구조를 분석하였다. 그림 6에 XRD 분석결과를 나타내었다. 기판에 d.c. bias를 가하여 얻은 시편들은 bias를 가하지 않을 때와 비교하여 (211)면에 해당하는 피크가 매우 증가하였다. 표 2에 XRD 분석결과로부터 계산한 피크의 상대강도치 $I_{(211)}/I_{(111)}$ 와 (211)피크의 FWHM 값을 나타내었다. 기판에 d.c. bias를 인가하지 않은 경우에 $I_{(211)}/I_{(111)}$ 는 3정도에 불과하였으나, d.c. bias를 인가한 경우는 인가전압과 뚜렷한 상관관계를 보이지 않고 100 이상의 매우 높은 값을 나타내었다. 이 결과는 박막 증착중에 기판에 양의 전압을 인가하면 <211> 방향의 선택적 결정성장이 촉진됨을 의미한다. 또한 (211) 피크의 FWHM 값들을 비교하면 기판에 d.c. bias를 도입한 경우 FWHM 값이 보다 작은 값을 나타내며, 이는 양의 기판 인가전압이 박막의 결정성을 향상시킴을 의미한다.

그림 7에 기판에 d.c. bias를 인가하지 않은 경우와 20V의 d.c. bias를 인가하여 성장시킨 시편에 대한 투과전자현미경 사진을 나타내었다. 두가지 경우 모두 치밀한 구조를 보이지만, 기판 d.c. 전압을 인가하지 않은 경




Fig. 7. TEM micrographs showing the cross-sectional morphologies of the SrTiO₃(STO) films deposited onto Pt/Ti/SiO₂/Si. The films were grown (a) without and (b) with a substrate d.c. bias of 20 V.

우는 그림 7의 (a)에서 볼 수 있듯이 비정질과 결정상이 혼재되어 있으며, 미세결정립의 크기가 10~50 nm 정도이다. 그러나 기판전압을 20V 인가하여 성장시킨 경우는 그림 (b)에서 볼 수 있듯이 주상정구조를 선명하게 나타내며, 결정립의 수평방향 크기도 50~150 nm 정도로 앞의 경우보다 훨씬 큰 편이다. 또한 d.c. bias를 가하지 않고 증착한 경우에 비교하여 평탄한 계면과 표면을 나타내고 있다. 이러한 결과는 XRD 분석결과와 일치하는 것으로 박막의 결정성 향상에 기판 d.c. bias가 매우 효과적임을 의미한다. 한편 RBS 분석으로 위의 두가지 시편의 조성을 비교분석하였으나, 분석오차 범위내에서 모두 화학량론적인 SrTiO₃ 그 자체의 조성을 나타내었다.

이상의 결과들을 종합하여 볼 때 SrTiO₃의 박막 증착 시 기판에 양의 기판 전압을 인가하면 유전특성이 향상되는 것은 기판에 인가한 양의 d.c. bias가 박막의 결정성을 향상시키기 때문이라고 결론내릴 수 있다. 기판에 양의 전압을 인가하여 성장시킬 때 결정성이 향상되는 이유를 정확히 규명하기는 어렵지만, 다음과 같이 생각해 볼 수 있다. SrTiO₃는 부도체이므로 박막이 증착됨에 따라 기판표면이 절연되어 외부에서 인가한 d.c. bias 효과가 없어지게 된다. 따라서 기판에 가한 양의 d.c. bias는 증착초기 단계인 결정의 핵생성단계에 영향을 미친 것으로 판단할 수 있다. 기판의 양의 전위는 플라즈마 중의 산소음이온에 대해 정전기적 인력을 작용하여 산화물 증착에서 결핍되기 쉬운 산소의 증착을 용이하게 하여 SrTiO₃ 핵생성을 촉진시킴으로써 박막의 결정성을 향상시킨 것으로 생각된다. 그림 7에서 이미 볼 수 있듯이 기판에 양의 전압을 인가한 경우 입도가 보다 큰

주상정구조의 박막 성장을 보였으나, 그렇지 않은 경우 박막내에 비정질이 많이 혼재하며 존재하는 결정의 입도가 작고 우선방향성을 나타내지 않았다. 그러나 플라즈마 내에서의 하전입자들과 중성입자들의 거동과 박막의 성장과정의 상관관계를 정확히 이해하기 위해서는 더 자세한 연구가 필요하다.

4. 결 론

R.f. magnetron 스퍼터링 방법으로 300°C 이하의 온도에서 270-400 nm 두께의 SrTiO₃ 박막을 Pt/Ti/SiO₂/Si 위에 증착하였다. 증착된 박막의 특성을 분석한 결과 SrTiO₃ 박막의 전기적 특성은 박막의 결정성과 화학양론에 깊은 관계가 있음을 알았다. 즉 유전율이 높고 누설전류가 작은 SrTiO₃ 박막을 얻기 위해서는 박막의 결정성이 우수하고, 화학양론적인 조성을 얻어야 한다. 본 연구에서 300°C 이하의 저온에서 얻은 SrTiO₃ 박막의 최대 유전율은 98로 종래의 박막 커패시터에 이용되는 SiN_x보다 10배 이상의 유전율 향상을 이루었다. 저온에서 양질의 SrTiO₃ 박막을 얻기 위해서는 스퍼터링 중에 기판에 양의 d.c. bias를 가하는 것이 효과적이었다. 양의 기판 d.c. bias는 SrTiO₃ 박막을 <211> 결정 방향으로 성장시킴과 동시에 박막의 결정성을 크게 개선시켜, 박막의 유전율의 향상과 누설전류의 감소를 가져왔다.

참고문헌

1. M. Shibuya, M. Nishitsuji, M. Kitagawa, T. Kamada, S. Hayashi, A. Tamura, and T. Hirao, *Jpn. J. Appl. Phys.* **32**, Part 2, L1830(1993).
2. S. H. Nam, W. J. Lee, and H. G. Kim, *J. Phys. D: Appl. Phys.* **27**, 866(1994).
3. S. H. Nam and H. G. Kim, *Ferroelectrics* **152**, 79(1994).
4. T. Kuroiwa, T. Honda, H. Watarai, and K. Sato, *Jpn. J. Appl. Phys.* **31**, Part 1, 3025(1992).
5. T. Eimori, Y. Ohno, H. Kimura, J. Matsufusa, S. Kishimura, H. Sumitani, T. Maruyama, Y. Hayashide, K. Moriizumi, T. Katayama, M. Asakura, and T. Horikawa, 1993 IEEE IEDM Tech. Digest, 631(1993).
6. T. Ueda, A. Noma, and D. Ueda, *Integrated Ferroelectrics* **7**, 45(1995).

7. T. Kuroiwa, Y. Tsunemine, T. Horikawa, T. Makita, J. Tanimura, N. Mikami, and K. Sato, *Jpn. J. Appl. Phys.* **33**, Part 1, 5187(1994).
8. K. Takemura, S. Yamamichi, P. Lesaicherre, K. Tokashiki, H. Miyamoto, H. Ono, Y. Miyasaka, and M. Yoshida, *Jpn. J. Appl. Phys.* **34**, Part 1, 5224(1995).
9. R. E. Williams, *Gallium Arsenide Processing Techniques* (Artech House, MA, 1984) pp. 165-182.
10. *JCDPS Powder Diffraction File*, 35-374, 1985.
11. R. C. Buchanan, *Ceramic Materials for Electronics* (Marcel Dekker, NY, 1986) pp. 446-454.