

Worst Case를 고려한 위성체 접속회로의 최적설계

The Worst-Case Optimal Design of An Interface Circuit for Satellite

노영환, 이상용

(Young Hwan Lho and Sang Yong Lee)

Abstract : The electrical characteristics of solid state devices such as BJT(Bipolar Junction Transistor) and MOSFET, etc, are altered by impinging nuclear radiation and temperature in the space environment. This phenomenon is well known and has been studied extensively since the early 1960's when satellites were first being designed and used in the United States. However, the studies and the developments of radiation hardening technologies for the electronic components at the industrial fields in our country has not been popular so far. The worst case design technology in the electrical circuit is required for the appropriate operation of solid state devices in the space environment. In this paper, the interface circuit used in KOMPSAT(Korea Multipurpose Satellite), which is now being operated since the one was launched in 1999, is optimally designed to accomodate the worst case design and radiation effect.

Keywords : radiation, dose, β , optimal design

I. 서론

방사선 보호용 전자소자를 개발하는데 중요하게 고려해야 할 사항은 전자재료, 소자, 전자회로에 영향을 미치는 기본적인 방사선을 이해하기 위하여 먼저 방사선의 종류, 에너지, 그리고 환경에 대한 연구가 필요하다. 방사환경에서 고체(물리)소자와 회로를 시험하는 것은 방사선 가상 실험장치를 이용한다. 방사선의 형태는 일반적으로 소립자(particle) 방사선과 광자(photon) 방사선으로 나누어진다. 소립자 방사선은 하전입자와 중성입자로 나누어지는데 하전입자는 전자, 양자, 알파입자, 이온입자들이며 중성입자는 중성자로 구성된다. 광자 방사선은 γ 선 및 X선으로 나누며 광자 방사선의 영향을 받은 반도체 물질이나 부품이 과다한 매체(carrier)를 발생시켜 특성이 변한다. 소립자 방사선을 나타내는 단위는 flux(수/cm²-sec)이거나 fluence(수/cm²)이다. 광자 방사선에 의해 발생된 이온화를 취급할 때 방사선의 단위는 Rad[100ergs/g]이다.

방사선이 존재하는 우주환경에서 동작하는 트랜지스터의 전류이득 β 과 방사량(dose)의 특성을 예측할 수 있는 많은 실험식이 제안되었다. 일반적으로 조사 이전에는 NPN 트랜지스터(transistor)의 β 값[1]은 200 이상이며 1M Rad 이상의 방사량에 대하여 β 값은 약 30, PNP 값은 20 정도 떨어지는 경향이 있다. 중성자에 조사시 손실은 (1)과 같은 Messenger-Spratt[2]으로 편리하게 특징지어질 수 있다.

$$\frac{1}{\beta_{post}} = \frac{1}{\beta_{pre}} + 10^{-7} \frac{\phi_n}{f_T} \quad (1)$$

여기서, β_{post} 는 방사선의 영향을 받은 이득이고 β_{pre} 은 방사

선의 영향을 받기 전 이득이며 ϕ_n 은 방사량이고 f_T 는 단위 이득 주파수(unity gain frequency)이다. (1)에서처럼 PNP 트랜지스터의 정해진 f_T 값에 대해 방사량이 증가함으로써 전류이득 β 는 감소한다. 방사량 시험에서 중성자는 성능 저하(전류이득 저하)를 일으키는데 전류이득 저하는 콜렉터 전류가 아주 적은 영역에서 영향을 많이 받는다.

회로의 정확한 동작을 해석하기 위해서는 사용되는 소자를 우주환경과 같은 조건의 방사능에 조사하여 특성의 변화에 대한 모델을 세우는 것이 중요하다. 선진국에서 국방 관련 연구로 진행되었기 때문에 정확한 데이터를 얻기가 불가능하다. 이 논문에서는 Microsim사의 회로 시뮬레이터인 P-SPICE[3]에서는 중성자에 조사(irradiation) 되었을 때 바이폴라 트랜지스터(BJT(Bipolar Junction Transistor))의 특성에 대한 모델은 표 2와 같으며 이를 이용한다. 그림 1에서는 중성자의 방사량을 2.5x10¹², 3.6x10¹², 1x10¹³, 2.1x10¹³, 1x10¹⁴개/cm²일 때 콜렉터 전류와 전류이득의 관계를 보여주고 있다.

방사능으로 소자를 조사하여 소자의 특성을 측정할 때 조사가 일어남과 동시에 측정을 해야 하는데, 조사 후에 특성을 측정하면 시간이 지남에 따라 특성이 원래 상태로의 특성이 회복된다. Q2N2222 NPN형 바이폴라 트랜지스터는 중성자 방사 이전에는 일반적으로 200 이상의 전류이득을 갖고 있으며 조사되는 중성자의 방사량이 증가하면서 전류이득이 현저하게 줄어들고 특히 콜렉터 전류가 적은 영역에서는 이득의 감소가 더욱 두드러진다. 전류이득의 감소 원인은 방사량이 증가함에 따라 소수 캐리어들의 생존시간(lifetime)이 줄어들고 소자의 표면에 중성자 입자가 충돌하면서 표면상태(surface state)가 손상을 입으면 손상을 입은 표면을 따라 누설전류가 증가한다. 표면 손상의 정도를 줄일 수 있는 표면 처리 기술 및 radiation hardening 기술은 미국 등 우주관련 산업이 발달한 나라에서는 미공개의 군사 관련 기술로 많은 개발이 이루어져 왔다. 반면 우리나라에




그림 1. 중성자의 방사량이 조사시 콜렉터 전류 값과 전류 이득 관계.

Fig. 1. Relationships between the current gains vs. collector currents under the neutron radiation dose.

서는 이 분야의 연구가 전무한 상태로 우주산업과 관련한 부품국산화를 위해서는 많은 연구가 필요하다.

II. 접속회로 설계

KOMPSAT[4][5]에 사용되는 직렬 접속회로(serial interface circuit)[5]는 디지털 명령 정보를 다른 서브 시스템에 bi-level 출력(0[V] 혹은 5[V])을 제공하며 다른 서브 시스템에서 돌아온 일련의 정보를 clock으로 만든다. 그림 2의 접속회로는 27°에서 조사된 트랜지스터 Q2N2222/27C/RAD1, 다이오드, 그리고 저항회로로 구성되며 VDE(Valve Drive Electronics)의 드라이버 회로의 부분이고 출력으로 VDE 여기 신호를 제공한다. Worst Case 분석은 KOMPSAT에 사용되는 다른 모든 출력용 회로에서도 적용된다. Q_1 의 입력 단에 있는 다이오드는 Q_1 트랜지스터의 스위칭 오프시(개방)에 바이폴라 트랜지스터의 tail에 의한 저연을 줄이려고 추가되어 스위칭 속도를 향상시키기 위한 기능을 수행한다.

트랜지스터 Q_1 의 콜렉터 단자에 bi-level 용 FPGA[6]가 연결되는데 트랜지스터가 ON(동작) 상태일 때 Q_1 의 콜렉터 단자의 출력 단자의 출력 전압은 0.4[V]이며 FPGA로부터 입력되는 최대 전류는 2.5[mA]이다. 또한 Q_1 이 OFF 상태일 때 출력은 2.4[V]와 5.5 [V] 사이에 존재해야 한다. 이 전압은 FPGA가 로직 “1”로 인식되는 입력 레벨 값이다. Q_1 과 Q_2 에 대한 콜렉터와 에미터 사이 포화전압의 합은 최대 허용 콜렉터 전류가 흐르기 위해 필요한 0.4[V] 이하로 되어야 하며 FPGA는 Q_1 을 최대 허용 콜렉터 전류를 흐르도록 포화상태의 충분한 전류를 공급한다.

Q_1 과 Q_2 가 직렬 연결되어 논리 NAND 기능을 수행한다. Q_1 의 입력 단자의 V_{VDENAB} 는 위성체의 VDE(Valve Drive Electronics)의 enable 단자와 접속됨을 의미한다. 실제 위성체 접속회로에서 Q_2 의 입력 단자 V_{cc} 는 저항 R_4 를 통해 프로세서의 명령 단자 COMINH에 연결되는데 Q_1 단자의 V_{VDENAB} 보다 디지털 데이터의 속도가 느리므로 고속 스위치 다이오드가 요구되지 않고 Q_1 단자의 콜렉터 단자 out[low]일 때 FPGA로부터 2.5[mA]의 전류가 유입된다.




그림 2. 접속회로의 기본구조.

Fig. 2. Fundamental structure of the interface circuit.

1. Worst Case 분석

저항에 방사능이 조사될 때 특성의 변화에 대한 많은 연구가 진행된 결과 방사능에 의한 저항 값의 변화[7][8]를 야기 시킨다. 저항은 γ 선과 중성자에 많은 영향을 받는데 반도체 같은 능동소자와 비하여 적은 변화가 발생되며 방사능에 의한 효과는 그림 3의 저항의 등가모델에서와 같이 전류 원에 의한 직/별 저항값의 변화를 초래한다. 예를 들어 그림 3[8]에서 저항 값의 변화(ΔR (영구 저항 값 변화(permanent resistance change)))는 $10^{14}[\text{개}/\text{cm}^2]$ 방사선이 조사시 2% 내의 감소를 초래한다.

본 논문에서 worst case 분석은 수동소자의 정량 값(normal value)이 방사능에 의하여 최소 값 및 최대 값의 범위에서 변화를 고려하여 회로의 입/출력 단자의 사양에 맞추어 진행된다. 트랜지스터 Q_1 에 대한 worst case 분석을 하기 위해 Q_1 의 콜렉터 최대 전류 값 $I_{cl}(\max)$ 은 (2)와 같이 계산되는데 FPGA로부터 전류가 2.5[mA] 유입되며 그림 2의 좌측 상단 V_{cc} 의 최대 값 $V_{cc}(\max)$ 은 전원의 최대 값 5.4[V]를 가리키며 다이오드 양단에 걸리는 최소전압 $V_{D1}(\min)$ 과 Q_1 의 콜렉터와 에미터 사이의 최소전압 $V_{ces1}(\min)$ 및 Q_2 의 콜렉터와 에미터 사이의 최소전압 $V_{ces2}(\min)$ 으로 산출되며 변수들의 최대 및 최소 값은 표 1과 같이 주어진다.

$$I_{cl}(\max) = \frac{V_{cc}(\max) - V_{D1}(\min) - V_{ces1}(\min) - V_{ces2}(\min)}{R_3(\min)} + 2.5 \times 10^{-3} = 5.021 \times 10^{-3} [\text{A}] \quad (2)$$




그림 3. 방사선이 조사될 때 저항의 등가회로(R : 조사전 초기 저항).

Fig. 3. Equivalent circuit of a resistor under irradiation(R : preirradiated resistance).

표 1. 변수의 최대 및 최소값.

Table 1. Maximum and minimum value of the parameters.

변 수	최 대 값 (max)	최 소 값 (min)
V _{cc}	5.6[V]	5.2[V]
R ₃	2,097.15[Ω]	2,002.85[Ω]
R ₁	5,227.5[Ω]	4,992.5[Ω]
R ₂	35,600.4[Ω]	33,999.6[Ω]
R ₆	35,600.4[Ω]	33,999.6[Ω]
R ₄ , R ₅	5,227.5[Ω]	4,992.5[Ω]
V _{ce1}	-	0.25[V]
V _{ce2}	0.2[V]	0.15[V]
V _{be1}	0.8[V]	-
V _{ce2}	0.2[V]	0.15[V]
V _{VDENAB}	-	3.7[V]
I _{VDENAB}	3.2[mA]	-

그리고 저항 R₂의 양단에 흐르는 최대 전류 I_{R2(max)}는 키르히호프의 전압법칙(KVL)을 이용하여 (3)과 같이 구한다.

$$I_{R2(\text{max})} = \frac{V_{be1}(\text{max}) + V_{ce2}(\text{max})}{R_2(\text{min})} = 2.941 \times 10^{-5} [\text{A}] \quad (3)$$

여기서, V_{be1(max)}는 트랜지스터 Q₁의 베이스와 에미터 사이의 최대 전압이며 V_{ce2(max)}는 Q₂의 콜렉터와 에미터 사이의 전압이고 R_{2(min)}은 저항 R₂의 최소 값을 의미한다.

Q₁의 베이스(base) 최소 전류 I_{b1(min)}은 (4)와 같이 계산된다.

$$I_{b1(\text{min})} = \frac{V_{VDENAB}(\text{min}) - V_{be1}(\text{max}) - V_{ce2}(\text{max})}{R_1(\text{min})} - I_{R2(\text{max})} = 4.913 \times 10^{-4} [\text{A}] \quad (4)$$

Q₁의 포화전류이득 $\beta_{\text{for } ce1}$ 는 (5)와 같이 계산된다.

$$\beta_{\text{for } ce1} = \frac{I_{cl}(\text{max})}{I_{b1}(\text{min})} = 9.819 \quad (5)$$

P-SPICE를 이용하여 Q₁의 전류이득의 실제 측정값 β_{actual} 은 15이다. 트랜지스터의 동작상태를 나타낼 때 OD(Over Drive Factor) 인수로 나타내는데 Q₁에 대한 OD는 (6)과 같다.

$$OD1 = \frac{\beta_{\text{actual}}}{\beta_{\text{for } ce1}} = 1.53 \quad (6)$$

상기 Q₁에 대한 최대 콜렉터 전류와 OD가 1 이상이므로 베이스 전류가 많이 흘러 포화상태(saturation)가 발생되어 Q₁의 콜렉터와 에미터 포화전압은 0.2[V]이고, V_{ce1(max)} 값이 된다. 만약 OD가 1이면 트랜지스터가 active 동작 상태로 변한다.

트랜지스터 Q₂에 대한 Worst Case 분석은 Q₁에 대한 분석과 동일하다.

Q₂의 Worst Case 콜렉터 전류는 Q₁의 Worst Case 에미터 전류는 (7)과 같다.

$$I_{cl}(\text{max}) = I_{cl}(\text{max}) = 5.021 \times 10^{-3} [\text{A}] \quad (7)$$

그림 2의 하단 회로 부분에서 R₆에 흐르는 최대 전류 I_{R6(max)}와 베이스에 흐르는 최소 전류 I_{R6(min)}는 (8)과 같이 계산된다.

$$I_{R6(\text{max})} = \frac{V_{be2}(\text{max})}{R_6(\text{min})} = 2.353 \times 10^{-5} [\text{A}]$$

$$I_{R6(\text{min})} = \frac{V_{cc}(\text{min}) - V_{be2}(\text{max})}{R_4(\text{min}) + R_5(\text{min})} - I_{R5(\text{max})} = 7.858 \times 10^{-4} [\text{A}] \quad (8)$$

여기서 Q₁에 대한 최대의 콜렉터 전류가 흐를 때 Q₂의 베이스와 에미터 사이의 최대 전압 V_{be2(max)}는 0.8[V]이다. 그리고 트랜지스터 Q₂는 Q₁과 같은 방법으로 포화 상태의 전류이득, 실제 측정값, 그리고 OD는 (9)과 같이 계산된다.

$$\beta_{\text{for } ce2} = \frac{I_{cl}(\text{max})}{I_{R6(\text{min})}} = 6.390$$

$$\beta_{\text{actual2}} = 15$$

$$OD_2 = \frac{\beta_{\text{actual2}}}{\beta_{\text{for } ce2}} = 2.35 \quad (9)$$

Q₂에 대한 OD₂ 인수와 최대 콜렉터 전류에서 콜렉터와 에미터 사이 포화전압은 0.2[V]이다. 그래서 Q₁과 마찬가지로 V_{ce2(max)}=0.2 [V]이다. 그래서 Worst Case에서 Q₁의 콜렉터와 접지간 전체전압은

$$V_{op} = V_{ce1}(\text{max}) + V_{ce2}(\text{max}) = 0.4 [\text{V}] \quad (10)$$

이다.

2. 최적설계

Radiation 효과를 고려한 최적설계에서 중성자에 조사될 때 BJT의 전류이득이 저하되고 특히 콜렉터 전류가 적은 값일 때 이득의 감소는 더욱 현저하다. 또 특이한 사항은 그림 1에서 보여 주듯이 중성자에 조사되기 전에는 10[uA]에서 100 [mA] 정도의 콜렉터 전류영역에서 200 이상으로 거의 균일한 전류이득을 갖고 있는데, 중성자 조사 이후에는 100[mA]의 정도에서 전류이득이 최대 값을 갖는다. 회로 설계시에는 회로 동작시에 우주환경에서 조사가 있는 조건에서 동작함을 고려하여 설계하여야 한다.

실제 실험은 원자로에서 일정시간 노출시켜 진행되는데 본 논문에서는 P-SPICE에서 제공되는 방사능의 조사 효과를 고려한 모델파라미터를 이용하여 특성을 분석하였다. 중성자 방사량이 $1 \times 10^{14} [\text{개}/\text{cm}^2]$ 일 경우 전류이득의 특성을




그림 4. 중성자 방사량 $1 \times 10^{14} [\text{개}/\text{cm}^2]$ 에 대한 전류이득.

Fig. 4. Current gain for neutron dose of $[1 \times 10^{14} \text{ 개}/\text{cm}^2]$.




그림 5. $I_c=10[\text{mA}]$ 일 때 중성자 방사량 별 전류 이득.

Fig. 5. Current gain for each neutron dose at $I_c=10[\text{mA}]$.

그림 4에서 보여주고 있다. 전류가 $1[\text{mA}]$ 일 때 전류이득은 7이고 $10[\text{mA}]$ 정도일 때 15이다. 콜렉터 전류가 $100[\text{mA}]$ 일 때 최대의 전류이득을 보이는 데 콜렉터 전류를 증가시키면 트랜지스터가 동작되었을 때 전력소비량이 크게 증가하게 된다.

그림 5는 중성자 방사량이 증가하면서 $10[\text{mA}]$ 에서의 전류이득을 보이고 있으며 그림 6는 그림 2의 기본 회로에 대한 출력 전압의 변화를 보이고 있다. 그리고 방사량이 증가함으로써 전류이득이 감소하는데 OD 인수가 2 이하로 될 때 출력전압이 현저하게 증가됨을 알 수 있다.

III. 시뮬레이션

그림 2의 회로도에서 아날로그 회로 시뮬레이터인 P-SPICE로 출력 stage의 스위칭 특성을 해석하였다. V_{VDENAB} 에 전압펄스가 입력되면 트랜지스터 Q_1 은 동작되어 포화영역에 이르고 콜렉터와 에미터 사이 전압 V_{ce} 는 낮은 값을 갖는다. 그리고 V_{VDEN} 값이 low로 떨어졌을 때의 값은 $90[\text{mV}]$ 로 Q_1 과 Q_2 가 동작되었을 때 요구되는 최소 출력전압 $0.3[\text{V}]$ 보다 충분히 낮은 값을 갖는다. 그리고 V_{VDENAB} 단자에서 공급되는 전류는 $590[\mu\text{A}]$ 로 FPGA에서 공급할 수 있는 $3.2[\text{mA}]$ 보다 낮은 값으로 동작하므로 구동조건을 만족한다. 소자에 대한 radiation effect는 구조에 따라 트랜지스터의 전류이득(β)이 5 이하로 떨어지는 것을 참고문헌[7]-[9]에서 확인할 수 있으며 중성자에 의한 영향을 실험할 때

는 중성자에 방사된 금속성분들이 activation되어 있어, 조사 후에 즉시 실험을 할 수 없고 어느 정도 시간이 지난 후에 소자의 특성을 측정해야 하므로 실제 동작시 열화의 정도가 더 심하게 나타나는 현상을 보여주고 있다. 그림 2에서는 전류이득을 5로 고정하고 특성을 시뮬레이션 하였으며 출력전압이 $3.02[\text{V}]$ 로 현저하게 증가됨을 알 수 있다.

그림 5는 중성자 방사량이 증가하면서 $10[\text{mA}]$ 에서의 전류이득을 보이고 있으며 그림 6은 그림 2의 기본 회로에 대한 출력 전압의 변화를 보이고 있다. 그리고 방사량이 증가함으로써 전류이득이 감소하는데 OD 인수가 2 이하로 될 때 출력전압이 현저하게 증가됨을 알 수 있다.

입력이 $V_{\text{VDENAB}}=5.4[\text{V}]$ 이고 출력 전압 V_{VDEN} 이 low일 때 허용되는 최대치 $0.4[\text{V}]$ 를 만족하지 못함을 알 수 있다. 회로가 위상체에서 방사능에 계속 노출되면 소자의 성능 열화가 계속하여 진행되고 접속회로가 전류이득에 덜 민감한 회로를 설계하는 것이 중요하므로 출력 단에 트랜지스터가 직렬로 연결되어 전류이득을 높일 수 있는 그림 7과 같이 달링턴(Darlington) 회로를 설계하였다.

그림 7의 다이오드 D_1 은 power supply의 보호를 위하여 V_{cc} 전압 이상의 전압이 인가되면 차단하기 위한 보호회로이




그림 6. $V_{\text{VDENAB}}=5.4[\text{V}]$ 에서 중성자방사량 별 출력전압.

Fig. 6. Output voltage for each neutron dose at $V_{\text{VDENAB}}=5.4[\text{V}]$.




그림 7. 전류이득 열화효과를 줄이기 위한 달링턴 회로.

Fig. 7. Darlington circuit for reducing the radiation effect of the current gain.




그림 8. 접속회로의 스위칭 시뮬레이션.

Fig. 8. Result of simulation in switching for the interface circuit.

고, 다이오드 D_2 는 $V_{CC}=5.4[V]$ 에서 0으로 천이가 일어날 때 트랜지스터를 빠르게 차단하기 위한 speed up 다이오드이다. D_2 가 off시에 저항 R_1 을 통하는 것이 아니라 다이오드를 통해서 전류가 흐르므로 베이스를 off시켜 전류를 크게 할 수 있다.

이 회로에서는 $V_{CC}=5.4[V]$ 일 때 출력전압이 303[mV]로 출력전압이 허용되는 최대치 0.4[V] 이하의 값을 만족한다. 그림 2의 회로에서 방사선이 조사 후 t_{ph} (propagation delay from high to low)와 t_{plh} (propagation delay from low to high)는 그림 8에서 보여주듯이 각각 41[nsec]와 15[nsec]의 값을 갖는다. Q_1, Q_2 그리고 Q_3 의 트랜지스터의 전류이득이 줄어질 때 Q_1 과 Q_2 의 콜렉터 전류가 감소하여 출력전압 V_{VDEN} 이 증가한다. 그림 8에서 방사선이 조사되기 전(no-rad)의 트랜지스터로 구성된 회로(그림 2의 Q_1 과 Q_2 트랜지스터가 Q2N2222로 대체된 회로)와 조사 후(rad)를 출력이 low일 때 비교하면 각각 60[mV]와 300[mV]를 보여주고 있다. 그리고 달링턴 회로의 스위칭 시뮬레이션 결과(dar)는 방사량 $1 \times 10^{14}[\text{개}/\text{cm}^2]$ 에 노출된 트랜지스터의 경우 각각 t_{ph}, t_{plh} 는 각각 24[nsec]와 15[nsec]이다. 조사 전 t_{plh} 는 49[nsec]가 소요되며 조사 후 15[nsec]로 줄어들어 특성은 개선되었고 그림 7의 달링턴 회로에서의 t_{ph} 가 24[nsec]이고 그림 2에서 적용될 때 41[nsec]이므로 달링턴 회로에서 17[nsec]가 짧아짐으로써 스위칭 특성이 향상되었다.

IV. 결론

본 논문에서는 Microsim사의 회로시뮬레이터인 P-SPICE에서 제공되는 SPICE의 Radiation 영향을 고려한 BJT SPICE 모델을 이용하여 접속회로를 설계하였다. 중성자에 노출된 소자의 특성을 비교하기 위하여 27°C에서 방사량에 따른 BJT 전류이득 열화에 의한 출력특성을 고찰하였다. 설계된

표 2. 방사량과 모델변수와의 관계.

Table 2. Relationship between dose and model parameter.

방사량 변수	$2.5E12$ (개/ cm^2)	$3.6E12$	$1E13$	$2.1E13$	$1E14$
IS	4.86618E-14	4.74104E-14	4.43463E-14	7.500887E-14	4.812671E-14
BF	202.7151218	184.5502787	350.9838028	167.53	677.1088335
NF	1.0111277	1.0075158	1.0043312	1.0393646	1.0174742
VAF	28.614	70.6851738	57.696	65.8529412	56.8504092
IKF	0.9559527	1.1437	0.5102349	0.91	0.1324
ISE	1.036218E-13	2.68285E-13	3.76496E-13	2.16818E-12	1.075889E-11
NE	1.3684813	1.4500154	1.3503728	1.4726677	1.4715922
BR	1.8129226	1.7613543	1.3237677	1.1535882	0.237068
NR	0.9998	1.0058437	1.0008507	1.0320506	1.0167069
VAR	17.1963295	11.9503752	11.9471323	18.725	12.6884499
IKR	0.1	0.5688987	0.1836131	0.01456	0.155924
ISC	2.367983E-11	3.56588E-11	1.1154E-10	3.6E-10	4.113268E-10
NC	1.391	1.391604	1.4363409	1.545	1.4390052
RB	26.8786	16.605	19.318	8.6921343	16.8412858
IRB	1.946929E-3	6.80728E-3	1.16324E-3	5.746859E-3	3.317851E-3
RBM	3.9674546	5.1429363	4.8132378	4.3337729	0.1002459
RE	2.2916E-3	0.05132	0.01134	0.0423	0.0679
RC	1.297	0.84208	1.6234	2.076	2.8
CJE	2.497903E-11	2.70699E-11	2.52461E-11	2.56041E-11	2.397638E-11
VJE	0.6873638	0.6943991	0.6523647	0.6899159	0.6390469
MJE	0.3403332	0.3347065	0.3206423	0.3392995	0.3182547
TF	3.4E-10	2.9E-10	3.15E-10	3.5E-10	3.15E-10
XTF	12.514	8	12	1.95	86.12789
VTF	0.8301	0.8	0.6123	0.202	0.58341
ITF	0.5141	0.48	0.58	0.1448	1.4318
PTF	8.0802146	23.1895	15.203	15.9593906	15.203
CJC	1.206664E-11	1.14865E-11	1.188E-11	1.087219E-11	9.861083E-12
VJC	0.4648525	0.370649	0.3351502	0.4349217	0.3790378
MJC	0.3719912	0.2962979	0.3066378	0.3188203	0.2774693
XCJC	1	1	1	1	1
TR	1.82327E-07	1.905E-7	2.70547E-7	1.3436E-07	1.80547E-07
CJS	0	0	0	0	0
VJS	.75	.75	.75	.75	.75
MJS	0	0	0	0	0
XTB	1.45	1.35	1.6825	1.0	0.8983006
EG	1.11	1.11	1.11	1.11	1.11
XTI	6.33	6.27	5.6035	3.94	5.8015454
KF	0	0	0	0	0
AF	1	1	1	1	1
FC	0.8	0.9142743	0.89	0.8	0.5869796

회로가 방사량이 $1 \times 10^{14}[\text{개}/\text{cm}^2]$ 에 노출될 때 출력전압이 다목적 실용위성의 접속회로의 설계사양보다 적게 나왔다. 실 예로서 방사량이 $1 \times 10^{14}[\text{개}/\text{cm}^2]$ 일 경우 전류이득의 값이 감소되어 BJT 전류이득을 5로 설정해놓고 전류이득 감소효과를 줄이기 위하여 달링턴 회로를 적용한 결과 출력전압 V_{VDEN} 이 303[mV]로 0.4[V]의 설계사양에 만족함을 보

여주고 있다. 그리고 스위칭 시간(t_{phl} , t_{plh})도 단축됨으로써 성능향상을 보여주고 있다. 본 연구 결과가 향후 위성체 부품을 국산화하는데 있어 응용할 수 있는 기반을 제공해줄 수 있을 것으로 기대된다.

참고문헌

- [1] Adel S. Sedra and Kenneth C. Smith, "Microelectronic circuits," pp. 221-352, Oxford University Press, 1998.
- [2] Proceedings of the Workshop on Calorimetry for the Super-collider, Editors, Rene Donaldson and M.G.D. Gilchriese, p. 575, March 13-17, 1989, University of Alabama, Tuscaloosa, Alabama.
- [3] P-SPICE 기초와 활용, 최평 외 4인, 복수출판사.
- [4] TRW Civil & International Systems Division Space & Electronics Group, "KOMPSAT equipment specification for remote drive unit," April, 1996.
- [5] CRITICAL DESIGN AUDIT (CDA) for KOMPSAT ON-BOARD COMPUTER (OBC), 1996.
- [6] 노영환, 이상용, "위성체용 2비트 오류검출 및 1비트 정정 FPGA 구현," 제6권, p. 228, 제어·자동화·시스템공학 논문지, 2000. 2.
- [7] The Technical Reports for Radiation Effects, 1988, Neamen, Univ. of New Mexico, ALBQ, NM, U.S.A.
- [8] Fundamentals of nuclear hardening of electronic equipment, Ricketts, L. W., Wiley-Interscience, 1972.
- [9] Principles and techniques of radiation hardening, Rudie, Norman J., Western Periodicals co., 1980.



노영환

1954년 6월 2일생. 1982년 경북대학교 전자공학과 졸업. 1981.11~1985.12 LG정보통신(주) 근무. 1988년 University of New Mexico 전기 공학 석사. 1993년 Texas A&M University 전기 공학 박사. 1994.2~1995.2 한국항공우주연구원 근무. 1995.3~현재 우송대학교 컴퓨터전자정보공학부 부교수. 관심분야는 견설 제어, 적응제어, 신호처리, 디지털회로 설계 등.



이상용

1960년 4월 27일생. 1983년 서강대학교 전자공학과 졸업. 1985년 동대학원 석사. 1985~1988.8 전자통신연구원 연구원. 1993년 Texas A&M University 전기공학 박사. 1994.2~1996.2 삼성전자 마이크로사업부 연구원. 1996.3~2000.8 우송대학교 컴퓨터전자정보공학부 조교수. 2000.9~현재 전자부품연구원 시스템 IC 연구센터 관심분야는 고내압 소자설계, 소자 모델링 및 ASIC 설계 등.