

LVDT 출력 분기에 따른 신호 감쇄 현상 연구

A Study for Signal Attenuation as splicing the output on LVDT

권종광*

Kwon, Jong-Kwang

김환우**

Kim Whan-Woo

ABSTRACT

This paper describes signal attenuation characteristics as splicing the output on LVDT for stability and reliability of switching mechanism, which is developed to use common signal between FLCC and EDFLCC, on T-50 aircraft. The method of test is classified a Pspice simulation and an actual hardware evaluation. The difference of error margin for two methods is 10times, the latter higher. The result in this experiment shows that the signal attenuation as splicing the output on LVDT doesn't affect and the static error margin is 53% for develope the EDFLCC.

주요기술용어(주제어) : Linear Variable Differential Transformer(선형가변차등변압기, LVDT), Signal Attenuation (신호 감쇄), T-50 Aircraft, Switching Mechanism(전환장치), Flight Control Computer(비행 제어컴퓨터, FLCC), FCS(비행제어시스템, Flight Control System), Experimental Development FLCC(개발 비행제어컴퓨터 EDFLCC), Static Margin(정적 마진), Dynamic Margin(동적 마진)

1. 서 론

항공기 비행제어 시스템은 비행체의 안전운항과 성능에 직접적으로 영향을 미치는 매우 중요한 분야이다. 현대의 전투기가 고속, 고기동성 및 고성능화가 가능했던 토대는 여러 가지 기술적 발전에서 찾을 수 있겠지만, 그 중에서도 비행제어에 전자제어식 비행제어시스템(Fly-by-Wire Flight Control System)을 도입했기 때문에 가능했다는 사실은 누구도 부인하기 어려울 것이다. 비행제어 분야는 고도의 기술이 필요

한 분야이며 비행제어 기술 기 보유국에서 EL(expert license)로 분류하여 수출 통제 품목으로 등재하여 관리하고 있는 실정이다.

이러한 여건하에서 T-50 비행제어시스템 개발은 해외업체가 주도적으로 수행하였기 때문에 전자제어식 비행제어 기술의 완전 자립화를 이루지 못하였고, 최근에 이를 국산화할 필요성이 제기되었다^[1]. 그러나, 비행제어컴퓨터(Flight Control Computer, 이하 FLCC)를 국산화하고 관련 소프트웨어를 자체적으로 개발하며, 지상/비행시험까지 수행하는 등 일련의 과정의 핵심 부분의 경험이 전무한 상태이기 때문에 막연하게 불안감을 자아낼 수 있다. 이러한 불안감을 최소화시키고 새로운 FLCC 개발/운영의 안전성을 향상시키기 위해 전환장치라는 특수장비를 고안하게 되었다. 즉, 현재의 T-50 비행제어 시스템에서

* 2005년 11월 3일 접수~2006년 3월 17일 게재승인

* 국방과학연구소(ADD)

** 충남대학교(CNU)


주저자 이메일 : kjk2317@add.re.kr

는 하나의 FLCC로 항공기의 모든 조종면 제어권을 통제하는데 비해, 여기에 추가의 신규 FLCC(이하 EDFLCC)를 함께 탑재하고 FLCC와 선택적으로 조종면 제어권을 통제하기 위한 장비이다. 이러한 기능을 수행하는 전환장치는 T-50 항공기의 안정성을 확보하여 항공기 손실을 막는데 그 목적이 있다.

T-50 항공기의 비행제어 시스템에 관하여 그림 1에 나타내었다.

T-50 FLCC 입/출력 단에 연결되어 있는 부 시스템들의 출력 신호들은 아날로그 교류, 아날로그 직류, 이산 디지털 신호 등이 있으며 이런 신호들은 규격에서 제시한 값과 오차를 가지고 FLCC 입력 신호로 사용된다^[2]. 규격을 초과하는 오차는 FLCC의 오작동을 유발하여 항공기 손실로 이어질 수 있다. 이 중에서도 다량의 장비들이 사용하고 있는 아날로그 교류 신호 특성을 나타내는 선형 가변 차등 변압기 센서에 관한 분기 시험을 본 논문에서는 수행하였다.

T-50 비행제어 부 시스템 중 LVDT 센서를 사용하여 신호를 전달하는 장비들은 조종면을 조절하는 각종 구동기(Actuator), 공력자료(Air Data) 및 항공기 자세(Angle of Attack) 정보를 나타내는 IMFP(Integrated Multi Function Probe), 옆 미끄럼각을 측정하는 AOS(Angle of Sideslip) 등이며 이 장비들에서 공급되는 신호들의 분기 후의 신호 특성과 FLCC 입력 단의 허용오차 범위와의 관계는 매우 중요하다 하겠다.



[그림 1] T-50 항공기 비행제어 시스템 구성도


전환장치 내에서 센서신호들을 분기하여 FLCC 및 EDFLCC에 입력으로 사용함에 있어 항공기 정/동특성 변화를 확인하여 전환장치 개발의 신뢰성을 주어야 한다.

본 논문에서는 개발되는 EDFLCC의 성능 입증을 위하여 항공기 손실을 막기 위해 개발되는 전환장치에 관하여 LVDT 센서로부터 분기되는 신호의 영향성을 검토하여 EDFLCC 정적 마진(static margin)과 항공기 레벨에서 고려 될 동적 마진(dynamic margin)을 만족시키기 위한 설계 방안들을 제안 및 연구하였다. 본 논문은 전환장치, LVDT 센서, Pspice 모델링 결과, 시험 장비 구성 및 시험결과 분석, 결론 순으로 구성되어 있다.

2. 전환장치(Switching Mechanism)

비행안정성을 확보하고 기 검증된 T-50 FLCC를 이용하여 이/착륙을 수행한 뒤 안전 고도 및 자세를 확보한 후, EDFLCC로의 전환을 수행하여 비행특성 및 성능을 확인하는 데에 필요한 전환장치는 각종 센서 신호들의 이득(gain), 오프셋(offset), 신호대조음비, 대역폭 등을 고려하여 신호들을 분기하여야 한다^[3].

전환장치는 각종 센서로부터 신호들을 분기하여 FLCC 및 EDFLCC에 오차 범위 내로 신호들을 공급하여야 한다. 전환장치 및 FLCC/EDFLCC를 포함한 블록 다이어그램을 그림 2에 나타내었다.



[그림 2] 전환장치 블록 다이어그램

전환장치는 센서신호들을 분기하는 Junction Box (JB), 구동기 신호들을 분기하는 Switching Box(SB) 및 Box 신호들을 조절하는 EDFCP(Experimental Digital Flight Control Panel)로 구성되어 있다.



JB 및 SB 내의 LVDT 센서 분기에 따른 FLCC/EDFLCC 내부 처리 회로 출력 단에서의 오차 범위는 5%이다^[2]. 본 실험을 통하여 LVDT 센서 출력 분기 시 신호 감쇄 정도를 분석하여 EDFLCC 개발 시 LVDT 센서 출력 분기에 따른 오차 마진율을 확인함이 매우 중요하다.

3. LVDT 센서


가. 원리와 구조

LVDT는 분리된 가변 코아(core)의 변위에 비례하는 전기적 출력을 발생시키는 전기역학적 변환기이다. 그림 3은 LVDT의 세부구조와 등가회로를 보여 준다^[4,5].

그림 3a와 같이 LVDT는 원통형 내에 대칭적으로 하나의 일차코일(primary coil)과 두개의 이차코일(secondary coil)로 이루어진다. 코일 어셈블리 내에 자유롭게 움직일 수 있는 원형 막대기 형태의 자기 코아(magnetic core)가 각 코일을 연결시켜주는 자속 선의 경로를 제공해 준다. 그림 3b와 같이 일차코일의 외부 전압에 의해 여기 되면, 이차코일들에 전압이 유기된다. 이 이차코일들은 반대극성으로 직렬 연결되어 있으므로 두 개의 전압은 반대의 극성을 갖는다. 그림 4와 같이 LVDT 출력은 이들 전압의 차에 해당하며 코아가 중심위치 혹은 영점위치에 도달하면 출력은 제로가 된다. 코아가 영점위치로부터 움직이면 코아가 움직이는 쪽으로 코일내의 유기전압이 증가하는 반면, 반대 코일에서의 유기전압은 감소한다. 이러한 동작은 코아위치의 변화에 따라 선형으로 변화하는 차압출력을 유기한다. 코아의 위치에 따라 선형성이 보장되는 구간이 존재하며 코아의 위치가 영점으로부터 멀어지게 되면 비 선형성이 나타나게 된다^[6]. 또한, 그림 5에서는 LVDT 입출력 형태를 보여 준다.




[그림 3] (a) LVDT 구조도 (b) LVDT Schematic Diagram




[그림 4] LVDT 코아이동과 출력특성

나. 단순화된 LVDT Modelling

LVDT 해석을 위한 단순화된 모델을 이용하여 선형성을 보장하는 구간의 자기장세기와 자기인덕턴스(self-inductance) 및 상호 인덕턴스(mutual-inductance)를 쉽게 구할 수 있다. 단순화된 모델링을 그림 6에 나타내었다.



[그림 5] LVDT 입/출력 형태



[그림 6] LVDT 해석을 위한 단순화된 모델

그림 6과 같이 단순화된 모델에서 LVDT를 분석하기 위해서는 코아의 길이는 일차코일의 길이보다 길고 일차코일과 이차코일의 길이를 합친 것 보다 작아야하는 가정이 필요하다. 또한, 이차코일에 유도되는 출력에 주요한 영향을 끼치는 것은 상호인덕턴스이며 수식 1과 2에 자기장 세기와 상호인덕턴스의 수식을 나타내었다^[6].

$$B_z = \frac{\mu_0 N_{cl} I}{2d} \ln \left(\frac{d_2 + \sqrt{4L_{cl}^2 + d_2^2}}{d_1 + \sqrt{4L_{cl}^2 + d_1^2}} \right) \quad (1)$$

$$\text{if } x_R < +\frac{L_{cl}}{2}, \quad (x < -\sigma)$$


$$M_{iz} = \frac{\Phi_z}{I} = \frac{\mu_0 N_{cl} \pi d_1^2}{2d} \ln \left(\frac{d_2 + \sqrt{4L_{cl}^2 + d_2^2}}{d_1 + \sqrt{4L_{cl}^2 + d_1^2}} \right) \quad (2)$$

이 수식에서 상호인덕턴스가 구간별로 상수이거나 x 의 일차식임을 확인할 수 있으므로 선형성을 보장한다는 가정을 할 수 있다. 이차코일에 유도되는 신호를 분기함으로서 발생될 수 있는 신호 왜곡 현상을 해석하는 데에 있어 선형성을 확보할 수 있었다.


다. T-50 LVDT 회로 분석

LVDT를 사용하여 신호를 전달하는 장비들은 여러 가지가 있을 수 있으나 그림 2에서 SB 내의 구동기로부터 귀환되는 LVDT MCV(main control valve) 및 RAM신호를 분기하는 것을 예로 들어 설명하려고 한다. 그림 7에 LVDT 신호를 분기하여 FLCC 및 EDFLCC에 입력되는 것을 나타내었다. 그림 7에서 나타내었듯이 동기를 맞추기 위해 FLCC에서 여기 신호를 발생하여 FLCC 및 EDFLCC에서 함께 사용함을 알 수 있다.

분기된 신호의 크기 및 질에 따라 EDFLCC ACS (Actuator Control Servo) Card 출력 단의 정상 및



[그림 7] LVDT 신호 분기



[그림 8] EDFLCC에서의 신호 처리도

오차 발생 상태를 그림 8에 나타내었다. 이 오차의 정도에 따라 EDFLCC 정상작동 및 비정상 상태를 구분 할 수 있으며 비정상 상태에서의 항공기 특성 변화가 주의 깊게 관찰 되어야 할 것이다.

4. 시험방법 및 분석 결과

LVDT 센서로부터 출력되는 신호를 FLCC 및 EDFLCC가 공유하게 되었을 경우 전압강하 및 잡음영향으로부터 발생될 수 있는 신호 왜곡 현상이 FLCC 및 EDFLCC ACS 카드 입력에 영향을 주어 비행제어 컴퓨터의 오작동으로 인한 영향성을 확인하는 시험으로 정적인 상태에서의 오차 한계 영역 범위를 확인하고 동적 안전영역의 마진 범위를 추정하여 EDFLCC 개발 하드웨어 선정을 고려하는데 기준선을 제시하였다.

실질적인 LVDT 센서의 분기 영향성을 보기 전에 Pspice를 이용하여 실험결과를 예측하였으며 신호분기 전 FLCC 만을 사용, LVDT 신호를 획득하여 분기되어 발생할 수 있는 신호 왜곡 현상의 정도를 알 수 있는 기준치로 사용하였다.


본 논문에서는 FLCC 및 EDFLCC용 ACS 카드 각각 1조를 제작하였고 정확한 복조 기준 신호를 비교기를 이용하여 구현하였으며 실험결과는 Tektronix의 TDS-360 오실로스코프를 및 National Instrument사의 LabVIEW를 사용하여 실험 데이터를 측정 및 분석하였다.

가. Pspice 해석 및 결과

우선 LVDT초기 위치(LVDT가 스프링에 의해 한쪽으로 빠져 있는 상태)를 정확히 (\pm)로 움직이는 과정중 절대값 0 위치를 조정하기가 용이 하지 않아 최초 LVDT가 스프링에 의해 모두 빠져 있는 상태를 0inch로 놓고 1inch까지 LVDT를 10등분하여 변화시켜 가며 실험을 진행하였으며, 이에 따라서 시뮬레이션 또한 처음 LVDT에서 측정되는 값을 기준으로 0.1inch 간격으로 시뮬레이션 하여 실제 실험 데이터와 비교 하였다. 그림 9는 Pspice Simulation 회로 및 결과를 나타내었다.

Simulation 결과를 분석한 내용을 표 1과 그림 10에 나타내었다.


표 1과 그림 10에 나타난 결과를 분석해 볼 때, Pspice를 이용한 simulation 결과 신호 분기에 따른 오차율은 0.250%~0.3000%(평균 0.275%)임을 알 수 있었다.




[그림 9] Pspice Simulation 회로 및 결과

[표 1] Pspice를 이용한 Simulation 결과

단위 (in)	SPLICE 전		SPLICE 후					
	FLCC		FLCC			EDFLCC		
	평균 (V)	표준 편차 (V)	평균 (V)	SPLICE 전과의 차이(V)	표준 편차 (V)	평균 (V)	SPLICE 전과의 차이(V)	표준 편차 (V)
0	5.3609	0.0256	5.3551	0.0058	0.0268	5.3551	0.0058	0.0268
0.1	4.4551	0.0224	4.4324	0.0227	0.0233	4.4324	0.0227	0.0233
0.2	3.5628	0.0169	3.5409	0.0219	0.0172	3.5409	0.0219	0.0172
0.3	2.6497	0.0124	2.6545	0.0048	0.0129	2.6545	0.0048	0.0129
0.4	1.7499	0.0092	1.7506	0.0007	0.0082	1.7506	0.0007	0.0082
0.5	0.8441	0.0063	0.8495	0.0054	0.0045	0.8495	0.0054	0.0045
0.6	-0.0302	0.0001	-0.0302	0.0000	0.0001	-0.0302	0.0000	0.0001
0.7	-0.8997	0.0050	-0.9011	0.0015	0.0042	-0.9011	0.0015	0.0042
0.8	-1.8070	0.0100	-1.8125	0.0055	0.0083	-1.8125	0.0055	0.0083
0.9	-2.7036	0.0159	-2.6989	0.0047	0.0131	-2.6989	0.0047	0.0131
1.0	-3.6175	0.0210	-3.5968	0.0207	0.0196	-3.5968	0.0207	0.0196
평균		0.0132		0.0085	0.0126		0.0085	0.0126



[그림 10] 신호 분기 전/후 ACS 출력 값(Pspice 이용)



No.	Name&Service	Rmks
①	Function Generator: 5kHz Sine 발생기	
②	Oscilloscope	
③	Power Supply	
④	Demodulator 신호 제작을 위한 Comparator 회로	
⑤	ACS 카드	2개
⑥	LabVIEW DAQ Accessory(TBX-6B)	
⑦	LabVIEW DAQ Card(DAQ-6062E) 및 신호 처리기	

[그림 11] LVDT 신호 분기 시험 구성도

나. LVDT 실험 및 분석

1) 시험 구성도


본 실험 구성도는 ACS 카드 2조, 복조기를 위한 여기 신호 발생 회로, 데이터 획득/저장/분석 프로그

램 및 장비, 그리고 정적 시험용 치구 등으로 구성되어 있다. 그림 11에 LVDT 신호 분기 시험 구성도를 나타내었다. 시험용으로 사용된 LVDT는 Honeywell 사의 S5 Model을 사용하였다.


그림 11에서 알 수 있듯이 LVDT 출력 신호를 분기하여 각 ACS 카드에 입력하고 처리된 출력 신호를 TBX-6B 악세서리를 통해 DAQ-6062E 보드에서 처리된 신호들을 LabVIEW 프로그램을 통해 전시 및 저장된다. LabVIEW에 의한 데이터 저장은 $25\mu s$ 이며 40,000개의 샘플을 채취하여 신호처리를 하는데 사용하였다.

가) ACS 카드

ACS 카드에 사용된 OP 앰프는 LT1014이며 아나로그 스위치는 MAXIM DG201A이다. 그림 12에 회로도 및 하드웨어 보드를 나타내었다.



(a)




(b)

[그림 12] (a) ACS 카드 회로도 (b) 제작된 ACS 카드 보드

나) 여기 신호 발생 회로

LVDT에 여기 되는 정현파 신호와 같은 주기의

이산신호를 만들어 주기 위하여 비교기를 제작하여 복조기 기준신호를 발생 시킬 수 있었다. 비교기는 UC1637 기능의 일부를 사용하여 구현하였으며, LVDT에서 출력되는 신호를 사용하여 좀더 정확한 on/off를 하도록 하였다. 그림 13에 구현된 복조용 기준신호 발생기 회로도를 나타내었다.




[그림 13] 복조기 기준신호 발생기 회로도

2) 시험결과 및 분석


가) ACS 카드 및 시험장비 신뢰도 확인

그림 14의 그림에서 ACS 카드 회로도를 기준으로 각 지점(①, ②, ③, ④) 별 출력되는 파형을 그림 15에 나타내었다.

그림 15b의 그림은 LVDT의 출력 신호이며 15c는 아날로그 스위치 전의 포인트 ②의 신호로 아래쪽 부분(음의 영역)은 스위치가 off 될 때의 상태로 앞에서 전달된 LVDT 출력신호가 그대로 전달되며 스위치가 on된 상태인 윗쪽 부분(양의 영역) 신호는 스위치 뒷단의 커패시터($0.47\mu F$)에 의해 정류가 되어 짐을 볼 수 있다. 15d는 커패시터에 의해 직류 값으로 변환됨을 알 수 있으며 15e는 최종 출력 신호로서 스위치 된 후의 신호가 증폭 회로에 의하여 크기가 확대됨을 볼 수 있다. 그림 15에서 볼 수 있듯이 본 시험용으로 제작된 ACS 카드는 각 단계별 정상적으로 출력 신호를 나타내고 있음을 확인하였다.



[그림 14] ACS 회로 구성도



[그림 15] (a) 여기 신호 파형 (b) ①에서의 신호 파형 (c) ②에서의 신호 파형 (d) ③에서의 신호 파형 (e) ④에서의 신호 파형


나) LVDT 분기에 따른 신호 분석 결과

LVDT 코아의 움직임을 0인치에서 1인치까지 0.1 단계씩 증가시켜 가면서 11포인터를 추정하였다. 측정된 신호 파형 중 코아의 위치가 0, 0.5, 1.0인치일 때의 여기, LVDT 출력, FLCC(ACS Out, 분기전) 및 EDFLCC파형을 그림 16에 나타내었다.


그림 16에 나타났듯이 LVDT 출력신호를 분기하기 전과 후의 파형이 큰 차이가 나지 않음을 알 수 있었다. 구체적인 수치는 표 2에 나타내었다.

표 2의 결과는 Pspice로 Simulation한 결과와는 많은 차이가 남을 알 수 있으며 분기 전/후의 전압 크기의 평균 및 표준편차와 코아의 길이와의 관계를 그림 17에 나타내었다.


코아 위치에 따른 분기된 신호의 입력 및 표준편



(a)



(b)




(c)

[그림 16] LVDT 출력 분기 전/후의 파형 (a) 코아 위치 0 인치 (b) 코아 위치 0.5인치 (c) 코아 위치 1.0인치

[표 2] LVDT 출력신호 분기 시험 결과

단위 (in)	SPLICE 전		SPLICE 후					
	FLCC		FLCC			EDFLCC		
	평균 (V)	표준 편차 (V)	평균 (V)	SPLICE 전과의 차이(V)	표준 편차 (V)	평균 (V)	SPLICE 전과의 차이(V)	표준 편차 (V)
0	5.1974	0.0932	5.3698	0.1724	0.0718	5.3790	0.1816	0.0701
0.1	4.3446	0.0847	4.4332	0.0886	0.1093	4.3213	0.0233	0.0623
0.2	3.3675	0.0818	3.4408	0.0733	0.0748	3.4498	0.0823	0.0613
0.3	2.3935	0.0762	2.4500	0.0565	0.0618	2.4589	0.0654	0.0563
0.4	1.4354	0.0749	1.4686	0.0332	0.0658	1.4838	0.0484	0.0502
0.5	0.4802	0.0712	0.5039	0.0237	0.0538	0.5136	0.0334	0.0458
0.6	-0.4698	0.0856	-0.4449	0.0249	0.0552	-0.4495	0.0203	0.0449
0.7	-1.3653	0.0704	-1.3515	0.0138	0.0643	-1.3626	0.0027	0.0521
0.8	-2.3595	0.0849	-2.3417	0.0178	0.0758	-2.3173	0.0422	0.0675
0.9	-2.9824	0.0998	-2.9674	0.0150	0.0964	-3.0045	0.0221	0.0917
1.0	-3.8379	0.1335	-3.6777	0.1602	0.1278	-3.7183	0.1196	0.1199
평균		0.0869		0.0754	0.0779		0.0674	0.0656



[그림 17] LVDT 출력 분기 전/후 (a)평균 vs. 코아 길이 (b)표준편차 vs. 코아길이

차는 모두 분기 전 데이터와 유사함을 알 수 있었다. 분기 후 두 회로의 표준편차가 약간의 차이(0.02, max)가 보이는 것은 ACS 카드 제작 과정에서 발생할 수 있는 오차인 것으로 추정된다.

본 실험을 통해 측정한 신호들을 분석한 결과를 그림 18에 나타내었으며, 분기 전 ACS 출력을 기준으로 분기 전/후 FLCC 평균값과 비교하면 오차율은 2.626%~2.700%(평균 2.663%)를 가짐을 알 수 있었다. 이는 Pspice를 통해 예측한 값과는 약 10배 정도의 차이가 나는 것으로 회로 제작 과정에서 많은 오차 요인이 발생됨을 알 수 있었다.

정적 실험을 통해 도출된 결과를 분석하여 획득된 오차율은 개발될 EDFLCC ACS 출력 신호 오차율과 비교하면 약 52%~54%(평균 53%)에 해당하는 것으로 동적 요소들의 관한 설계 최대 마진이 46%~48%(평균 47%)임을 알 수 있었다. 이 결과를 토대로

전환장치 개발 시 LVDT 출력 분기에 따른 EDFLCC 하드웨어 설계 제한 조건을 해결할 수 있었으며 동적 마진을 고려한 항공기 체계 설계 접근이 이루어져야 할 것임을 알 수 있었다. 그럼 19는 LVDT 출력 분기에 따른 영향성을 고려한 EDFLCC 정적/동적 제한치를 나타내었다.

5. 결 론


T-50 항공기의 FLCC와 EDFLCC간 신호 공유를 위하여 개발되는 전환장치의 안전성 및 신뢰도를 위하여 LVDT 출력 신호 분기에 따른 신호 왜곡 특성을 정적시험을 통해 확인하였다.

시험 및 분석 결과 LVDT 코아 길이에 따른 신호 분기에 대하여 EDFLCC의 오작동을 유발하는 크기의 신호가 발생하지 않았음을 확인하였고 정적 분기 시험에서 확인한 마진율(53%)을 토대로하여 동적 잔여 마진율 47%를 확인하였다.


확인된 동적 마진율을 충족시킬 수 있도록 실제 항공기 탑재 시, LVDT 센서 사용 장비들에 관한 전자기 간섭 최소화, 전기적 본딩/차폐/접지 최적화, FLCC/EDFLCC 전환 시 천이 신호 최소화, 장비 장착 시 공기역학적 요소 등을 고려하여 설계가 되어야 할 것이다.

참 고 문 헌

- [1] 권종광 외, "A Study of T-50 Aircraft PIO Characteristics When Applying Switching Mechanism", KSAS, 2005, pp.358~361.
- [2] 85PR1159 "System Description Document For the T-50 Flight Control System".
- [3] 권종광 외, "기술시범기 전환장치 설계 및 분석", 국방과학연구소 보고서, MADC-401-050746.
- [4] A. Flammini, D. Marioli, E. Sisinni, and A. Taromi, "Least Mean Square Method for LVDT Signals Processing", IEEE IMTC Inst. & Meas. Technol. Con., 2004, pp.1015~1020.



[그림 18] LVDT 출력 분기 전/후 ACS 출력 값



[그림 19] LVDT 출력 분기에 따른 영향성을 고려한 EDFLCC 정적/동적 제한치

- [5] Ralph M. Ford, Robert S. Weissbach, and David R. Loker, "A Novel DSP-Based LVDT Signal Conditioner", IEEE Trans. on Inst. & Meas., Vol. 50, No 3, 2001. pp.768~773.
- [6] 황의성, "A study the dynamic characteristics of LVDT for the recoil and counter-recoil motion measurement", 국방과학연구소 보고서, ADD-00-2336.