무선통신 송신시스템용 전력검출부 설계

Design of Power Detection Block for Wireless Communication Transmitter Systems

본 논문에서는 CDMA 단말기용 상향 대역에서 송신출력을 모니터링 하는 전력검출부 회로를 제시한다. 제안된 전력검출부는 출력 전력 추출을 위한 커플러와 추출된 전력을 모니터링 해주는 검출기 회로로 구성된다. 본 논문에서 사용된 커플러는 손실이 적고, 위아래로 둘러싼 접지금속면으로 인해 외부의 전계와 차단되어 안정적인 동작이 가능한 스트립라인 구조를 갖는다. 설계 주파수는 CDMA 상향 송신 대역인 824-849MHz이고, 스트립라인 커플러의 결합계수는 -20dB이다. 전력검출기 설계를 위해 회로가 간단하고 전력손실을 최소화하면서 고속 동작을 할 수 있는 쇼트키 장벽 다이오드가 사용되었다. 일반적인 다이오드의 비선형성에 의한 검파 출력의 선형성 개선과 낮은 입력레벨의 출력 전압 감도 특성을 개선하기 위해서 낮은 검출기 입력 레벨에서의 임피던스 매칭을 하였다. 다이오드 패키지의 기생 성분을 고려한 시뮬레이션을 수행한 결과로써 예측한 성능은 측정 결과와 잘 일치한다.

This paper presents a power detector circuit which monitors the transmitting power for the application in CDMA cell phones. The proposed power detector are composed of coupler for coupling output power and detector fur monitoring output power. The designed coupler has low loss characteristic because it adopts the stripline structure which consists of two ground planes at both sides of signal plane. The design frequency is 824-849MHz which is the Tx band fur CDMA mobile terminal, and the coupling factor of the stripline coupler is -20dB. A schottky barrier diode is adopted for detector design because of its high speed operation with minimized loss. The required impedance matching is performed to improve the linearity and sensitivity of output voltage at relatively low detector input level where the nonlinear characteristic of diode exists. The package parasitics as well as intrinsic diode model are considered for simulation of the detector. The predicted performances agree well with the measured results.