Experimental Study on Power Ramp-up Time Effects in SRAM PUF Implementations

SRAM PUF의 공급 전압 Ramp-up 시간에 따른 PUF 특성 정량 분석

Abstract

This study quantitatively analyzes how the output characteristics of Static Random Access Memory (SRAM)-based Physically Unclonable Functions (PUFs) are affected by the power supply ramp-up time. Experiments were conducted using three types of industrial-grade commercial SRAM chips under temperature conditions of -20℃, +20℃, and +80℃, +80℃, with ramp-up times set to 1 ns and 1 s. The measured ramp-up times ranged from 100 ㎲ to 600 ㎲ depending on the model, primarily due to internal circuit characteristics. Hamming weights remained within the range of 0.45 to 0.55 across all conditions, and the minimum entropy reached 0.982 under the 1 s ramp-up condition, indicating high unpredictability. The average bit error rate (BER) was 2.47%, well within the industry reliability standard of 8%. The results demonstrate that variations in power supply ramp-up time can significantly influence the statistical quality of PUF outputs and offer valuable insights for the design of robust and secure hardware systems.

이 연구는 SRAM 기반 물리적 복제 불가능 회로(Physically Unclonable Function, PUF)의 출력 특성이 공급 전압 Ramp-up 시간에 따라 어떻게 변화하는지를 정량적으로 분석하였다. 세 종류의 산업용 SRAM 칩을 대상으로, -20℃, +20℃, +80℃의 온도 조건과 1ns 및 1s의 Ramp-up 시간 조건에서 실험을 수행하였다. 실측 결과, 설정값 1 ns 대비 실제 Ramp-up 시간은 모델별로 100 ㎲에서 600 ㎲ 수준으로 측정되었으며, 이는 내부 회로 특성에 기인한다. 해밍 웨이트는 모든 조건에서 0.45~0.55범위로 유지되었고, 최소 엔트로피는 1 S 조건에서 0.982로 측정되어 높은 예측 불가능성을 나타냈다. 비트 오류율은 평균 2.47%로, 산업 신뢰성 기준(8%)을 만족하였다. 본 연구는 전원 인가 조건이 PUF 출력의 통계적 품질에 영향을 미칠 수 있음을 입증하였으며, 향후 보안 회로 설계 시 기초 자료로 활용될 수 있다.

1. 서론

SRAM(Static Random Access Memory)은 두 개의 인버터(Inverter)와 두 개의 NMOS 패스 트랜지스터로 구성되어 1비트를 저장하는 메모리 반도체 소자이다[1]. 이 소자는 CMOS(Complementary Metal-Oxide-Semiconductor) 공정을 통해 제작되며, 대량생산이 가능한 반도체 제조 공정에서 널리 활용된다. SRAM 단위 셀은 전원이 인가되었을 때 논리값 ‘1’ 또는 ‘0’으로 안정화되는 특성을 가진다[2-3]. 이러한 안정화된 초기 논리값은 물리적 복제 불가능 회로(Physically Unclonable Functions, 이하 PUF)의 특성으로 활용될 수 있다.

PUF는 반도체 지문 기능을 기반으로 하여, 데이터 인증, 복제 방지, 암호 키 생성 등 다양한 보안 기능을 수행할 수 있다. (그림 1)은 반도체 칩 기반의 보안 응용 예시를 개념적으로 나타낸 것이다. 이와 같이 보안 기능 강화를 위한 다양한 PUF 구현 방법이 활발히 연구되고 있다[4-5]. 그중에서도 SRAM 기반 PUF는 기존 공정 호환성과 상용화된 SRAM 소자의 활용성으로 인해, 임베디드 시스템 및 시스템 반도체 분야에서 유용한 보안 솔루션으로 주목받고 있다[6].

(그림 1) 반도체 칩 기반의 PUF를 활용한 보안 응용 개념도

그러나 PUF는 외부 환경 변화에 따라 출력이 영향을 받을 수 있으므로, 일정한 조건하에서 일관된 출력을 유지하는 견고성(Robustness)이 요구된다[7]. 이를 위해 온도 변화, 가속 노화 등 다양한 환경 시험이 수행되고 있으며, 관련 연구 또한 활발히 진행 중이다[8-10].

SRAM 기반 PUF의 초기 출력은 전원 인가 시 단위 셀의 메모리 상태가 양방향 안정화(Bi-stable) 특성에 따라 결정되므로, 공급 전압 조건은 출력 특성에 직접적인 영향을 미친다. 따라서 본 연구에서는 SRAM에 공급되는 전압의 램프 업(Ramp-up) 시간과 같은 세부 전원 인가 조건이 SRAM PUF 출력에 미치는 영향을 실험적으로 분석하였다.

2. 시험 환경

이 연구에서는 상용 SRAM 칩을 활용하여 PUF를 구현하고, 공급 전압의 Ramp-up 시간 변화에 따른 PUF 특성 평가를 수행하였다. 칩 선정 기준은 다음과 같다. 첫째, 다양한 제조사의 상용 SRAM 칩을 선정하였다. 둘째, 초기화 이전의 SRAM 상태를 직접 확인할 수 있는 칩을 선정하였다. 셋째, 영하 40°C와 영상 80°C 범위의 동작 온도를 보장하는 산업용(Industrial Grade) 칩을 선정하였다. 마지막으로, 공급 전압 조절이 가능한 칩을 선정하였다. 이 기준에 따라 선정된 칩은 Chip Plus사의 CS18LV02565, ISSI사의 IS62WV12816, Renesas사의 71256SA이다. (그림 2)는 각 칩의 주요사양(동작 전압, 주파수, 메모리 용량 등)을 나타내며, (그림 3)은 Ramp-up 시간 조절을 위한 시험 환경 구성도를 보여준다.

(그림 2) 시험에 사용된 상용 SRAM 칩의 주요 사양

(그림 3) 함수 발생기를 이용한 SRAM 공급 전압 Ramp-up 시간 조절 시험 환경 구성도

실험에서는 함수 발생기(AFG 3102)를 이용하여 전원 공급 핀에 다양한 Ramp-up 시간(1 ns, 1 s)을 인가하였다. 이를 통해 정밀한 전압 인가 조건 제어가 가능하도록 구성하였다.

3. 온도에 따른 전압 램프 업 시간 측정

이론적으로 함수 발생기를 통해 Ramp-up 시간을 1 ns로 설정할 수 있으나, 회로 내 저항 및 커패시턴스 요소로 인해 실제 Ramp-up 시간이 지연될 수 있다[11]. 이에 따라 설정값과 실제 동작 간의 차이를 확인하기 위해 온도에 따른 실제 Ramp-up 시간을 측정하였다. 첫째, (그림 3)과 같이 SRAM 전원 공급(VCC) 및 기준 전압(VGND) 핀을 함수 발생기와 연결한다. 둘째, 함수 발생기를 통해 SRAM 전원 공급 전압의 Ramp-up 시간을 1 ns로 설정한다. 셋째, 전원을 인가하고, 오실로스코프를 통해 실제 Ramp-up 시간을 측정한다. 마지막으로, 동일 절차를 각 칩에 대해 반복하며, 온도 챔버를 활용하여 –20°C, +20°C, +80°C 조건에서 수행한다.

(그림 4)는 CS18LV02565 모델의 공급 전압 변화 특성을 나타내며, 실제 Ramp-up 시간은 약 100 μs로 측정되었다. (그림 5)와 (그림 6)에서는 각각 71256SA와 IS62WV12816 모델의 Ramp-up 시간이 각각 약 400 μs, 600 μs로 확인되었다. <표 1>은 이 결과를 정리한 것이다. PUF 특성 평가는 Ramp-up 시간이 가장 짧은 CS18LV02565 모델을 대표로 선정하여 수행하였다.

(그림 4) CS18LV02565 모델에서의 온도 변화에 따른 전원 공급 시 Ramp-up 전압 변화 곡선

(그림 5) 71256SA 모델에서의 온도 변화에 따른 전원 공급 시 Ramp-up 전압 변화 곡선

(그림 6) IS62WV12816 모델에서의 온도 변화에 따른 전원 공급 시 Ramp-up 전압 변화 곡선

<표 1> 온도와 모델 별 전압 Ramp-up 시간

4. 공급 전압 Ramp-up 시간에 따른 해밍 웨이트 특성 평가

4.1 시험 절차

해밍 웨이트(Hamming Weight)는 SRAM PUF 출력의 논리값 분포를 통계적으로 분석하여 예측 불가능성(Unpredictability)을 평가하는 지표이다. 이 연구에서는 공급 전압의 Ramp-Up 시간이 SRAM PUF 해밍 웨이트에 미치는 영향을 분석하기 위해 다음과 같은 절차를 수행하였다. 선택한 SRAM 칩 중 Ramp up 시간이 가장 작은 CS18LV02565 모델을 활용하여 해밍 웨이트 특성 평가 시험을 수행하였다.

(1) CS18LV02565 모델의 SRAM을 리더기 및 호스트 PC(Personal computer)에 장착한다.

(2) 함수 발생기(AFG 3102)를 이용하여 Ramp-up 시간을 각각 1 ns 및 1 s로 설정한다.

(3) 설정된 램프 업 시간에 따라 전원을 인가하고, SRAM 읽기 명령을 수행하여 32KB 전체 주소 영역에 SRAM PUF 데이터를 수집한다.

(4) 수집한 데이터를 기반으로 논리값 ‘1’의 비율을 계산하여 해밍 웨이트를 계산한다.

(5) 각 칩에 대해 위 절차를 온도 챔버를 활용하여 – 20°C, +20°C, +80°C의 온도 조건에서 반복 수행한다.

4.2 시험 결과

(그림 7)은 공급 전압의 Ramp-up 시간에 따른 SRAM PUF 평균 해밍 웨이트 결과를 보여준다. Ramp-up 시간은 1 ns와 1 s 두 가지로 설정하였으며, 각 시간 조건에 대해 –20°C, 20°C, 80°C의 세 가지 온도에서 해밍 웨이트를 측정하였다. 함수 발생기를 통해 Ramp-up 시간을 1 ns로 설정하였으나, (그림 4)의 결과와 같이 실제 Ramp-up 시간은 약 100 μs 수준으로 측정되었다.

(그림 7) 공급 전압 Ramp-up 시간 및 온도 변화에 따른 평균 해밍 웨이트 분포

그림에서 확인할 수 있듯이, 모든 온도 조건에서 Ramp-up 시간이 짧을수록 논리값 ‘1’의 비율이 높게 나타나는 경향이 관찰되었다. 반면, 1 s Ramp-up 조건에서는 해밍 웨이트가 50%에 가까운 값으로 수렴하였다. 즉, Ramp-up 시간이 달라지더라도 모든 온도구간에서 해밍 웨이트는 0.45~0.55의 기준 범위 내에 위치하여 통계적 중립성을 유지하는 것으로 나타났다. 그러나 Ramp-up 시간 변화에 따라 출력 분포가 민감하게 반응할 수 있음을 확인하였다. 이러한 결과는 SRAM PUF의 초기화 과정에서 전원 공급 프로파일의 정밀한 제어가 보안 성능에 영향을 줄 수 있음을 시사한다.

5. 공급 전압 Ramp-up 시간에 따른 최소 엔트로피 특성 평가

5.1 시험 절차

최소 엔트로피(Minimum Entropy)는 SRAM PUF 출력의 불확실성과 균일성을 정량적으로 평가하는 지표이다[8]. 이 연구에서는 SRAM에 인가되는 전압의 Ramp-up 시간이 최소 엔트로피에 미치는 영향을 분석하기 위해 다음의 절차를 수행하였다.

(1) CS18LV02565 모델 SRAM을 리더기 및 호스트 PC에 장착한다.

(2) 함수 발생기를 이용하여 Ramp-up 시간을 각각 1 ns 및 1 s로 설정한다.

(3) 설정된 Ramp-up 시간에 따라 전원을 인가한 후, SRAM PUF 출력을 32KB 전체 주소 범위에서 읽어 데이터를 수집한다.

(4) 수집된 PUF 데이터를 기반으로 최소 엔트로피 계산 방식을 적용하여 값을 산출한다[8].

(5) 위 절차를 온도 챔버를 이용하여 –20°C, +20°C, +80°C의 온도 조건에서 반복 수행한다.

5.2 시험 결과

(그림 8)은 공급 전압의 Ramp-up 시간에 따른 SRAM PUF 최소 엔트로피 측정 결과를 보여준다. Ramp-up 시간은 1 ns 및 1 s로 설정되었으며, 세 가지 온도 조건에서 시험을 수행하였다. 함수 발생기를 1 ns로 설정하였으나, 실제 전압 상승 시간은 회로 내부 특성으로 인해 약 100 μs가 소요되었다.

(그림 8) 공급 전압 Ramp-up 시간 및 온도 변화에 따른 최소 엔트로피 분포

모든 시험 조건에서 최소 엔트로피는 기준값인 0.8을 초과하였으며, 이는 SRAM PUF 출력이 충분한 예측 불가능성을 확보하고 있음을 의미한다. 특히 1 s Ramp-up 조건에서 모든 온도에서 더 높은 최소 엔트로피 값이 측정되었으며, 이는 전압 상승이 느릴수록 SRAM 초기화 상태가 보다 예측불가능하게 결정됨을 나타낸다. 결과적으로, Ramp-up 시간은 최소 엔트로피에 영향을 미치는 주요 인자임을 확인하였으며, 이는 PUF 특성 평가 시 고려되어야 할 중요한 요소임을 시사한다.

6. 공급 전압 Ramp-up 시간에 따른 비트 오류율 특성 평가

6.1 시험 절차

비트 오류율(Bit Error Rate, BER)은 동일한 입력 조건에서 반복 측정한 PUF 출력 간의 일치 정도를 나타내며, SRAM PUF의 견고성(Robustness)을 평가하는 주요 지표이다. 본 연구에서는 공급 전압 Ramp-up 시간 변화가 PUF 출력의 견고성에 미치는 영향을 분석하기 위해 다음과 같은 절차를 수행하였다.

(1) CS18LV02565 모델 SRAM을 리더기 및 호스트 PC에 장착한다.

(2) 함수 발생기를 이용하여 Ramp-up 시간을 각각 1 ns 및 1 s로 설정한다.

(3) 설정된 Ramp-up 시간 조건에서 전원을 인가하고, 초기 PUF 출력을 32KB 전체 주소 범위에서 수집한다.

(4) 동일 조건에서 전원을 10초 이상 차단한 후 다시 전원을 인가하여 PUF 출력을 재수집한다.

(5) 동일 주소의 두 응답 간 해밍 거리를 계산하여 BER을 산출한다.

(6) 1 ns와 1 s 각각의 조건에서 독립적인 BER을 계산하고, 추가로 두 조건 간 PUF 응답의 차이를 기준으로 상대 BER도 산출한다.

(7) 위 절차를 –20°C, +20°C, +80°C의 온도 조건에서 반복 수행하였다.

6.2 시험 결과

(그림 9)는 Ramp-up 시간 변화에 따른 SRAM PUF의 비트 오류율 변화를 시각적으로 나타낸다. 검은색 바는 Ramp-up 시간이 1 ns일 때, 빨간색 바는 1 s일 때, 녹색 바는 두 조건 간의 상대 BER을 각각 나타낸다.

(그림 9) 전압 Ramp-up 시간 및 온도 변화에 따른 평균 비트 오류율

시험 결과, 세 조건 모두에서 BER은 약 2.5% 수준으로 측정되었으며, 이는 견고성 기준인 8% 이하를 충분히 만족하였다. 또한, Ramp-up 시간 변화에 따른 BER의 유의한 차이는 관찰되지 않았다. 이는 견고성 측면에서 전원 공급 프로파일의 변화가 SRAM PUF 특성에 큰 영향을 미치지 않음을 시사한다.

7. 결론

이 연구는 SRAM 기반 PUF의 특성이 공급 전압의 Ramp-up 시간에 따라 어떻게 변화하는지를 정량적으로 분석하였다. 실험에는 저온 및 고온 시험 및 동작이 가능한 산업용 상용 SRAM 칩(CS18LV02565, IS62WV12816, 71256SA)을 활용하였으며, 온도 조건(–20°C, +20°C, +80°C) 및 전압 상승 시간(1 ns 및 1s)을 변수로 설정하였다.

우선, 온도에 따른 실제 전압 Ramp-up 시간 측정 결과, 동일한 설정값(1 ns)에도 불구하고 실제 Ramp-up 시간은 칩별로 다음과 같은 차이를 보였다. CS18LV02565 모델은 평균 100 μs, 71256SA는 400 μs, IS62WV12816은 600 μs로 측정되었으며, 이는 내부 회로의 저항 및 커패시턴스에 기인한다. 모델마다 내부 회로 특성에 따라 Ramp-up 시간이 상이하므로, 정확한 특성 분석을 위해 실측 기반의 Ramp-up 시간확인이 필수적임을 확인하였다.

둘째, Ramp-up 시간 변화가 해밍 웨이트에 미치는 영향을 평가한 결과, 모든 조건에서 해밍 웨이트는 기준 범위인 0.45~0.55 내에 위치하며, 통계적 중립성을 유지하였다. 특히 Ramp-up 시간이 1 s일 때는 49.8%로 해밍 웨이트 이상값과 비슷한 결과인 것을 확인하였다. 이는 전압 속도가 셀 초기화 및 PUF 예측 불가능성 특성에 영향을 줄 수 있음을 시사한다.

셋째, 최소 엔트로피(Minimum Entropy) 분석에서는 Ramp-up 시간이 1 s인 경우 평균 0.982의 값을 보여, 1 ns 조건의 0.948 대비 더 높은 예측 불가능성을 확보하였다. 이는 전압 상승 속도가 느릴수록 SRAM 초기화 시 출력이 더욱 랜덤하게 형성된다는 것을 의미하며, PUF 예측 불가능성 특성에서 유리한 조건임을 입증하였다.

넷째, 비트 오류율(Bit Error Rate, BER) 측정 결과에서는 모든 조건에서 오류율이 평균 2.47%로 측정되어, 산업적 신뢰성 기준인 8%를 충분히 만족하였다. Ramp-up 시간 간의 차이로 인한 상대 BER 또한 평균 2.63%로 낮은 수준을 유지하였으며, 이는 공급 전압 인가 방식의 변화가 PUF 출력의 견고성에 미치는 영향이 크지 않음을 의미한다.

종합적으로 본 연구는 전원 공급 프로파일, 특히 Ramp-up 시간과 같은 전원 인가 조건이 SRAM PUF의 예측 불가능성에 정량적 영향을 미칠 수 있음을 실험적으로 입증하였다. 본 결과는 PUF 설계 시 전원 제어 회로 설계 및 초기화 타이밍 조건의 중요성을 시사하며, 향후 SRAM PUF의 신뢰도 향상 및 상용 보안 시스템 설계에 기초 자료로 활용될 수 있다.